第二章微處理器的結(jié)構(gòu)概述

第二章微處理器的結(jié)構(gòu)概述第1頁，課件共140頁，創(chuàng)作于2023年2月本章教學(xué)安排一、教學(xué)目的和要求通過本章的學(xué)習(xí)要求對8086/8088的內(nèi)部組成結(jié)構(gòu)、寄存器結(jié)構(gòu)與總線周期等內(nèi)容應(yīng)透徹理解和熟練掌握，對8086/8088的存儲器組織、分段管理和物理地址與邏輯地址之間的相互關(guān)系及其變換能靈活應(yīng)用。簡單了解80386以上的高型號微處理器采用的新技術(shù)。第2頁，課件共140頁，創(chuàng)作于2023年2月二、教學(xué)內(nèi)容和學(xué)時(shí)安排第1節(jié)8086/8088微處理機(jī)第2節(jié)8086/8088CPU存儲器及I/O組織以上兩節(jié)2個(gè)教學(xué)學(xué)時(shí)第3節(jié)80X86系列微處理器的技術(shù)發(fā)展第4節(jié)Pentium系列微處理器技術(shù)特點(diǎn)第5節(jié)Pentium系列微處理器及相關(guān)技術(shù)的發(fā)展第6節(jié)新一代64位微處理器——Itanium以上四節(jié)2個(gè)教學(xué)學(xué)時(shí)第6省略不作介紹第3頁，課件共140頁，創(chuàng)作于2023年2月三、教學(xué)重點(diǎn)8086/8088的微處理器內(nèi)部結(jié)構(gòu)以及寄存器組。8086/8088存儲器組織實(shí)模式存儲器尋址采用圖表和板書重點(diǎn)講解四、作業(yè)P66習(xí)題22.22.52.72.82.102.132.162.182.212.262.30第4頁，課件共140頁，創(chuàng)作于2023年2月第2章問題1、8086內(nèi)部結(jié)構(gòu)分哪兩大部件，各自功能，此兩部分如何協(xié)調(diào)工作。2、8086存儲器為什么要分段管理，舉例說明“段+偏移”機(jī)制。3、8086的寄存器結(jié)構(gòu)。4、8086的內(nèi)存如何組織和管理的。思考題：1、在8086CPU中如何實(shí)現(xiàn)并行處理的。2、8086CPU的設(shè)計(jì)思想第5頁，課件共140頁，創(chuàng)作于2023年2月第2章現(xiàn)代微處理器技術(shù)概述2.18086/8088微處理器簡介2.28086/8088CPU的存儲器2.3CISC與RISC技術(shù)2.480X86～Pentium系列微處理器技術(shù)概述2.580X86～Pentium系列微處理器程序設(shè)計(jì)模型2.6實(shí)模式存儲器尋址2.7保護(hù)模式存儲器尋址2.8內(nèi)存分頁第6頁，課件共140頁，創(chuàng)作于2023年2月2.18086/8088微處理器簡介8086是Intel系列的16位微處理器，也是80x86系列微處理器的基礎(chǔ)。它有16根數(shù)據(jù)線，可以處理8位或16位數(shù)據(jù)；有20根地址線，可以尋址1MB的存儲單元和64KB的I／O端口。在推出8086之后不久，Intel公司還推出了準(zhǔn)16位微處理器8088。8088的內(nèi)部寄存器、運(yùn)算器以及內(nèi)部數(shù)據(jù)總線都是按16位設(shè)計(jì)的，只是其外部數(shù)據(jù)總線設(shè)計(jì)為8位。這樣設(shè)計(jì)的目的主要是為了與Intel原有的8位外圍接口芯片直接兼容。2.1.18086/8088CPU的內(nèi)部組織結(jié)構(gòu)2.1.28086/8088的寄存器結(jié)構(gòu)2.1.3總線周期的概念返回第7頁，課件共140頁，創(chuàng)作于2023年2月2.1.18086/8088CPU的內(nèi)部組織結(jié)構(gòu)8086CPU的內(nèi)部組成結(jié)構(gòu)從功能上可分為兩個(gè)獨(dú)立的部分：總線接口單元BIU執(zhí)行單元EU8088CPU內(nèi)部 結(jié)構(gòu)簡介返回第8頁，課件共140頁，創(chuàng)作于2023年2月第9頁，課件共140頁，創(chuàng)作于2023年2月總線接口單元BIU總線接口單元BIU(BusInterfaceUnit)的功能是負(fù)責(zé)完成CPU與存儲器或I／O端口之間的信息傳送，即：負(fù)責(zé)從內(nèi)存預(yù)取指令送到指令隊(duì)列緩沖器；在CPU執(zhí)行指令時(shí)，BIU要配合執(zhí)行單元EU對指定的內(nèi)存單元或者I/O端口存取數(shù)據(jù)。BIU內(nèi)有4個(gè)16位段地址寄存器CS、DS、SS和ES，16位指令指針I(yè)P和內(nèi)部暫存器，還有6字節(jié)指令隊(duì)列緩沖器，20位地址加法器以及總線控制電路。返回第10頁，課件共140頁，創(chuàng)作于2023年2月BIU功能：從內(nèi)存中取指令到指令預(yù)取隊(duì)列負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送在執(zhí)行轉(zhuǎn)移程序時(shí)，BIU使指令預(yù)取隊(duì)列復(fù)位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行。第11頁，課件共140頁，創(chuàng)作于2023年2月BIU的指令隊(duì)列緩沖器用于存放預(yù)取的指令。8086的指令隊(duì)列為6個(gè)字節(jié)，而8088的指令隊(duì)列為4個(gè)字節(jié)。它們采用“先進(jìn)先出”的原則，按順序存放，并按順序取到EU中去執(zhí)行。

第12頁，課件共140頁，創(chuàng)作于2023年2月執(zhí)行單元EU執(zhí)行單元EU（ExecutionUnit）的功能只是負(fù)責(zé)執(zhí)行指令；執(zhí)行的指令從BIU的指令隊(duì)列緩沖器中取得，執(zhí)行指令的結(jié)果或執(zhí)行指令所需要的數(shù)據(jù)，都由EU向BIU發(fā)出請求，再由BIU對存儲器或I/O端口進(jìn)行存取。EU由算術(shù)邏輯單元ALU、數(shù)據(jù)暫存寄存器、通用寄存器組、標(biāo)志寄存器和EU控制電路組成。EU是控制、定時(shí)與狀態(tài)邏輯電路，它不斷接收從BIU中指令隊(duì)列取來的指令，經(jīng)過指令譯碼形成各種定時(shí)控制信號，對EU的各個(gè)部件實(shí)現(xiàn)特定的定時(shí)操作。數(shù)據(jù)在ALU中進(jìn)行運(yùn)算，運(yùn)算結(jié)果的特征保留在標(biāo)志寄存器FLAGS中。EU中所有的寄存器和數(shù)據(jù)通道(除隊(duì)列總線為8位外)都是16位的寬度。返回第13頁，課件共140頁，創(chuàng)作于2023年2月EU的功能:功能指令的執(zhí)行

從指令隊(duì)列中取指令代碼譯碼在ALU中完成數(shù)據(jù)的運(yùn)算運(yùn)算結(jié)果的特征保存在標(biāo)志寄存器FLAGS中。第14頁，課件共140頁，創(chuàng)作于2023年2月指令預(yù)取隊(duì)列的存在使EU和BIU兩個(gè)部分可同時(shí)進(jìn)行工作，從而提高了CPU的效率降低了對存儲器存取速度的要求第15頁，課件共140頁，創(chuàng)作于2023年2月8088CPU內(nèi)部結(jié)構(gòu)簡介8088CPU內(nèi)部結(jié)構(gòu)與8086的基本相似，只是8088的BIU中指令隊(duì)列長度為4個(gè)字節(jié)；8088的BIU通過總線控制電路與外部交換數(shù)據(jù)的總線寬度是8位，總線控制電路與專用寄存器組之間的數(shù)據(jù)總線寬度也是8位。8088與8086在操作原理上是相同的。返回第16頁，課件共140頁，創(chuàng)作于2023年2月2.1.28086/8088的寄存器結(jié)構(gòu)8086／8088的內(nèi)部共有14個(gè)16位寄存器。寄存器按功能可分為3類：通用寄存器、段寄存器和標(biāo)志寄存器和指令指針。返回第17頁，課件共140頁，創(chuàng)作于2023年2月通用寄存器

8086／8088的通用寄存器分為兩組：數(shù)據(jù)寄存器指針寄存器和變址寄存器

返回第18頁，課件共140頁，創(chuàng)作于2023年2月段寄存器段寄存器是為實(shí)現(xiàn)“段加偏移”尋址機(jī)制而設(shè)置的。8086／8088CPU內(nèi)設(shè)置了4個(gè)16位段寄存器，用這些段寄存器的內(nèi)容作為16位的段地址，再由段寄存器左移4位形成20位的段起始地址，這樣就有可能尋址1MB(220)存儲空間并將其分成為若干個(gè)邏輯段，使每個(gè)邏輯段的長度為64KB（它由16位的偏移地址限定216）。返回第19頁，課件共140頁，創(chuàng)作于2023年2月段寄存器8086／8088的指令能直接訪問4個(gè)段寄存器：代碼段寄存器CS用來存放程序當(dāng)前使用的代碼段的段地址；堆棧段寄存器SS用來存放程序當(dāng)前所使用的堆棧段的段地址；數(shù)據(jù)段寄存器DS用來存放程序當(dāng)前使用的數(shù)據(jù)段的段地址；附加段寄存器ES用來存放程序當(dāng)前使用的附加段的段地址。返回第20頁，課件共140頁，創(chuàng)作于2023年2月標(biāo)志寄存器

8086／8088的16位標(biāo)志寄存器FLAGS只用了其中的9位作標(biāo)志位，即6個(gè)狀態(tài)標(biāo)志位，3個(gè)控制標(biāo)志位。6個(gè)狀態(tài)標(biāo)志位用來反映算術(shù)或邏輯運(yùn)算后結(jié)果的狀態(tài)，以記錄CPU的狀態(tài)特征。CF進(jìn)位標(biāo)志PF奇偶性標(biāo)志AF輔助進(jìn)位標(biāo)志ZF零標(biāo)志SF符號標(biāo)志OF溢出標(biāo)志

返回第21頁，課件共140頁，創(chuàng)作于2023年2月標(biāo)志寄存器3個(gè)控制標(biāo)志用來控制CPU的操作，由程序設(shè)置或清除。DF方向標(biāo)志IF中斷允許標(biāo)志TF跟蹤（陷阱）標(biāo)志返回第22頁，課件共140頁，創(chuàng)作于2023年2月2.1.3總線周期的概念對任何一個(gè)微處理器來說，為了從存儲器中取得指令或者與之傳送數(shù)據(jù)，都需要它的總線接口單元執(zhí)行一個(gè)總線周期，以便在總線周期規(guī)定的時(shí)間內(nèi)完成給定的操作。同時(shí)，在微機(jī)系統(tǒng)中，當(dāng)選擇一個(gè)存儲器或I/O設(shè)備與微處理器接口之前，也必須了解系統(tǒng)總線的所謂時(shí)序，而這些時(shí)序也是以總線周期為基準(zhǔn)來描述的。返回第23頁，課件共140頁，創(chuàng)作于2023年2月指令指針寄存器作用:IP用于尋址代碼段存儲區(qū)內(nèi)的下一條指令(字節(jié)).它提供的是自動加1后的下一條指令(字節(jié))的偏移地址.第24頁，課件共140頁，創(chuàng)作于2023年2月2.1.3總線周期的概念一個(gè)最基本的總線周期由4個(gè)時(shí)鐘周期T1、T2、T3與T4組成。在T1狀態(tài)在T2狀態(tài)在T3狀態(tài)TW狀態(tài)在T4狀態(tài)返回第25頁，課件共140頁，創(chuàng)作于2023年2月2.28086/8088CPU的存儲器2.2.1存儲器的組織2.2.2存儲器的分類2.2.3物理地址和邏輯地址2.2.4堆棧返回第26頁，課件共140頁，創(chuàng)作于2023年2月2.2.1存儲器的組織8086／8088有20條地址線，可尋址1MB的存儲空間。存儲器仍按字節(jié)組織，每個(gè)字節(jié)只有唯一的一個(gè)地址。若存放的信息是8位的字節(jié)，將按順序存放；若存放的數(shù)為1個(gè)字時(shí)，則將字的低位字節(jié)放在低地址中；當(dāng)存放的是雙字形式(這種數(shù)一般作為指針)，其低位字是被尋址地址的偏移量；高位字是被尋址地址所在的段地址。如圖2.6所示

對存放的字，其低位字節(jié)可以由奇數(shù)地址。存放，也可以由偶數(shù)地址開始存放；前者稱為非規(guī)則存放，這樣存放的字為非規(guī)則字，后者稱為規(guī)則存放，這樣存放的字稱為規(guī)則字讀寫一個(gè)規(guī)則字，可以在一個(gè)總線周期完成，讀寫一個(gè)非規(guī)則字需要兩次訪問存儲器中的兩個(gè)偶數(shù)地址的字第27頁，課件共140頁，創(chuàng)作于2023年2月在8086／8088程序中，指令僅要求指出對某個(gè) 字節(jié)或字進(jìn)行訪問，而對存儲器訪問的方式不 必說明，無論執(zhí)行哪種訪問，都是由處理器自 動識別的。P47圖2.7說明從存儲器讀寫字節(jié)和字的情況第28頁，課件共140頁，創(chuàng)作于2023年2月第29頁，課件共140頁，創(chuàng)作于2023年2月存儲器的組織（續(xù)1）8086的1MB存儲空間實(shí)際上分為兩個(gè)512KB的存儲體，又稱存儲庫，分別叫高位庫和低位庫。低位庫與數(shù)據(jù)總線D7～D0相連，該庫中每個(gè)地址均為偶數(shù)地址；高位庫與數(shù)據(jù)總線D15～D8相連，該庫中每個(gè)地址均為奇數(shù)地址。當(dāng)A0＝0時(shí)，選擇偶數(shù)地址的低位庫；當(dāng)BHE＝0時(shí)，選擇奇數(shù)地址的高位庫。利用A0和BHE這兩個(gè)控制信號可以實(shí)現(xiàn)對兩個(gè)庫進(jìn)行讀／寫（即16位數(shù)據(jù)），也可以單獨(dú)對其中的一個(gè)庫進(jìn)行讀／寫。第30頁，課件共140頁，創(chuàng)作于2023年2月第31頁，課件共140頁，創(chuàng)作于2023年2月存儲器的組織（續(xù)2）在8088系統(tǒng)中，可直接尋址的存儲空間同樣也為1MB，但其存儲器的結(jié)構(gòu)與8086有所不同，它的1MB存儲空間同屬一個(gè)單一的存儲體，即存儲體為1M×8位。它與總線之間的連接方式很簡單，其20根地址線A19～A0與8根數(shù)據(jù)線分別同8088CPU的對應(yīng)地址線與數(shù)據(jù)線相連。8088CPU每訪問1次存儲器只讀／寫1個(gè)字節(jié)信息，因此，在8088系統(tǒng)的存儲器中不存在對準(zhǔn)存放的概念，任何數(shù)據(jù)字都需要兩次訪問存儲器才能完成讀／寫操作，故在8088系統(tǒng)中，程序運(yùn)行速度比在8086系統(tǒng)中要慢些。返回第32頁，課件共140頁，創(chuàng)作于2023年2月2.2.2存儲器的分段存儲器的分段是一個(gè)重要的新概念。為什么要采用存儲器分段管理呢？ 這是由于8086／8088CPU的指令指針I(yè)P和堆棧指針SP以及其他能提供偏移地址的寄存器都是16位，它們所能直接尋址的最大空間僅為64KB，而8086／8088有20根地址線，它允許尋址1MB大小的存儲空間。顯然，用16位寄存器是不能實(shí)現(xiàn)對20位地址線的存儲空間進(jìn)行尋址的。因此，為了能尋址1MB存儲空間，就要對存儲器實(shí)行分段管理，將1MB存儲空間分為16段，每一段最大存儲空間為64KB。第33頁，課件共140頁，創(chuàng)作于2023年2月在8086/8088系統(tǒng)中，1MB存儲器空間被分為若干邏輯段，其實(shí)際存儲器中段的位置如圖2.9所示。存儲器的分段（續(xù)1）第34頁，課件共140頁，創(chuàng)作于2023年2月存儲器的分段（續(xù)1）每段的大小，可以從1個(gè)字節(jié)開始任意遞增，直至最多可包含64KB長的連續(xù)存儲單元。20位起始地址（即段基址）是一個(gè)能被16整除的數(shù)， 即最后4位為0。段和段之間可以是連續(xù)的、分開的、 部分重疊的、或完全重疊的。(指邏輯段)

1個(gè)程序所用的存儲空間可以 為1個(gè)邏輯段，也可以為多個(gè)邏輯段。第35頁，課件共140頁，創(chuàng)作于2023年2月存儲器的分段（續(xù)2）如何實(shí)現(xiàn)程序跨段存取信息？由于段地址存放在段寄存器CS、DS、SS和ES中，所以，程序可以從4個(gè)段寄存器給出的邏輯段中存取代碼和數(shù)據(jù)。如果要從存儲器另外的段而不是當(dāng)前可尋址的段中存取信息，則程序必須首先改變相應(yīng)的段寄存器的內(nèi)容，將其設(shè)置成所要存取新段的段地址，然后才可以從當(dāng)前的可尋址的段轉(zhuǎn)到新段中去繼續(xù)尋址。返回第36頁，課件共140頁，創(chuàng)作于2023年2月存儲器的分段（續(xù)2）例：當(dāng)前CPU在20000H~2FFFFH段內(nèi)執(zhí)行程序，若要跨越到40000H~4FFFFH段中運(yùn)行，則程序必須先將CS的值由2000H改變?yōu)?000H。注意：段區(qū)的分配工作是由操作系統(tǒng)完成的，但是，系統(tǒng)允許程序員在必要時(shí)指定所需占用的內(nèi)存區(qū)。第37頁，課件共140頁，創(chuàng)作于2023年2月2.2.3物理地址和邏輯地址物理地址是指CPU在對內(nèi)存進(jìn)行訪問而實(shí)際尋址時(shí)所能直接使用的地址，對8086／8088來說是用20位二進(jìn)制數(shù)或5位十六進(jìn)制數(shù)表示的地址。邏輯地址是由程序和指令表示的一種地址，它包括兩部分：段地址和偏移地址。對8086／8088來說，段地址和偏移地址都用無符號的16位二進(jìn)制數(shù)或4位十六進(jìn)制數(shù)來表示的。應(yīng)當(dāng)注意：一個(gè)物理地址可對應(yīng)多個(gè)邏輯地址，如圖2.10所示。第38頁，課件共140頁，創(chuàng)作于2023年2月第39頁，課件共140頁，創(chuàng)作于2023年2月物理地址和邏輯地址（續(xù)）段地址來源于4個(gè)段寄存器，偏移地址來源于IP和SP、BP、SI、DI。尋址時(shí)到底使用哪個(gè)寄存器或哪些寄存器的組合，BIU將根據(jù)執(zhí)行操作的種類和所要取得的數(shù)據(jù)類型來確定。返回第40頁，課件共140頁，創(chuàng)作于2023年2月2.2.4堆棧8086／8088系統(tǒng)中的堆棧是用段定義語句在存儲器中定義的一個(gè)堆棧段，和其他邏輯段一樣，它可在1MB的存儲空間中浮動。系統(tǒng)中具有的堆棧數(shù)目不受限制，一個(gè)棧的深度最大為64KB。堆棧由SS和SP來尋址。SS給定堆棧段的段地址，而SP給定當(dāng)前棧頂，即指出從堆棧的段基址到棧頂?shù)钠屏?。為了加快堆棧操作的速度，堆棧操作均以字為單位進(jìn)行操作。SP:存放的是距堆棧首(起始)地址的偏移地址.它決定棧的深度.第41頁，課件共140頁，創(chuàng)作于2023年2月8086系統(tǒng)的堆棧及其入棧、出棧操作若已知當(dāng)前SS＝1050H，SP＝0008H，AX＝1234H。則入棧與出棧的具體操作過程如下：當(dāng)執(zhí)行PUSHAX指令時(shí)，將AX中的數(shù)據(jù)1234H壓入堆棧，該數(shù)據(jù)所存入的地址單元將由原棧頂?shù)刂?0508H減2后的棧頂?shù)刂?0506H給定。當(dāng)執(zhí)行POPBX指令時(shí)， 將把當(dāng)前堆棧中的數(shù)據(jù)1234H彈出并送到BX，棧頂?shù)刂酚?0506H加2變?yōu)?0508H；在執(zhí)行POPAX時(shí)，將把當(dāng)前堆棧中的數(shù)據(jù)BBAAH送到BX，則棧頂?shù)刂酚?0508H加2變?yōu)?050AH。

當(dāng)字入棧時(shí),高字節(jié)放入SP-1尋址單元,低字節(jié)放入由SP-2的單元,然后SP-2;當(dāng)字出棧,低8位從的單元彈出,高8位從SP+1尋址的單元彈出,然后SP+2返回第42頁，課件共140頁，創(chuàng)作于2023年2月8086系統(tǒng)的堆棧及其入棧、出棧操作第43頁，課件共140頁，創(chuàng)作于2023年2月8086/8088CPU特點(diǎn)采用并行流水線工作方式：

通過設(shè)置指令預(yù)取隊(duì)列實(shí)現(xiàn)對內(nèi)存空間實(shí)行分段管理：將內(nèi)存分為4個(gè)段并設(shè)置地址段寄存器，以實(shí)現(xiàn)對1MB空間的尋址支持多處理器系統(tǒng)第44頁，課件共140頁，創(chuàng)作于2023年2月2.3CISC與RISC技術(shù)2.3.1CISC2.3.2RISC返回第45頁，課件共140頁，創(chuàng)作于2023年2月2.3.1CISCCISC是一種較早的微處理器設(shè)計(jì)流派，Intel80x86系列微處理器中的8086/8088、80286等，都是按此學(xué)派的理論設(shè)計(jì)的。CISC結(jié)構(gòu)微處理器的設(shè)計(jì)特點(diǎn)是：“復(fù)雜指令”（Complexinstruction）多種類的內(nèi)存參考方式（complexmemoryreferencemethods）微程序結(jié)構(gòu)（microprogramming）返回第46頁，課件共140頁，創(chuàng)作于2023年2月2.3.2RISC(REDUCEDINSTRUCTIONSETCOMPUTER)RISC理論是從上世紀(jì)80年代開始逐漸發(fā)展成為一種微處理器體系結(jié)構(gòu)。采用RISC結(jié)構(gòu)的CPU稱為RISCCPU。RISC的設(shè)計(jì)趨勢有如下一些特點(diǎn)：（1）增加通用寄存器數(shù)量，以減少CPU對內(nèi)存的訪問；（2）縮短并統(tǒng)一指令長度，通常設(shè)計(jì)為32位的等長指令，以簡化“取指”和“指令譯碼”電路和操作；（3）采用指令流水處理技術(shù)，這是RISC最重要的理論；（4）采用“裝入/存儲”的體系結(jié)構(gòu)；（5）內(nèi)置高性能的浮點(diǎn)運(yùn)算部件，加快浮點(diǎn)處理速度。返回第47頁，課件共140頁，創(chuàng)作于2023年2月2.480x86～Pentium系列微處理器技術(shù)概述

2.4.180286微處理器2.4.280386微處理器2.4.380486微處理器2.4.4Pentium微處理器2.4.5PentiumⅡ微處理器2.4.6PentiumⅢ微處理器2.4.7Pentium4微處理器2.4.8新一代微處理器——Itanium（安騰）返回第48頁，課件共140頁，創(chuàng)作于2023年2月2.4.180286微處理器80286是超級16位微處理器（內(nèi)存為16MB)。與8086/8088比較，它在結(jié)構(gòu)上的主要改進(jìn)就是實(shí)現(xiàn)了“一分為四”，即由執(zhí)行單元EU、總線單元BU、指令單元IU與地址單元AU4部分組成，并首次引入了保護(hù)模式操作和虛擬存儲的重要技術(shù)概念。（支持實(shí)地址模式和保護(hù)模式兩種尋址）80286的主要特點(diǎn)是在保護(hù)模式下，增強(qiáng)了對存儲器的管理以及對地址空間的分段保護(hù)功能。80286是按多任務(wù)特性設(shè)計(jì)的，但是，它在實(shí)際運(yùn)行時(shí)卻沒有很好地實(shí)現(xiàn)多任務(wù)處理特性，尤其是當(dāng)它在實(shí)模式下運(yùn)行DOS程序時(shí)，常常會導(dǎo)致DOS程序運(yùn)行失敗。這促使設(shè)計(jì)人員很快推出了性能更加優(yōu)良的80386微處理器。返回第49頁，課件共140頁，創(chuàng)作于2023年2月2.4.280386微處理器1.80386微處理器的主要特點(diǎn)2.80386的體系結(jié)構(gòu)返回第50頁，課件共140頁，創(chuàng)作于2023年2月80386微處理器的主要特點(diǎn)（1）80386是第一個(gè)采用全32位體系結(jié)構(gòu)的微處理器，其地址總線和數(shù)據(jù)總線都是32位，故在實(shí)模式下能尋址232字節(jié)（即４KMB或4GB）的物理存儲空間，并具有自動切換數(shù)據(jù)總線寬度的功能。它為外設(shè)也提供了32位外部總線接口，其最大數(shù)據(jù)傳輸率為32M/s。虛擬地址空間246（64TB）（2）在功能結(jié)構(gòu)上由6個(gè)邏輯單元組成，它們按流水線方式工作，運(yùn)行速度可達(dá)到4MIPS。（3）在片內(nèi)集成了存儲器管理單元MMU，可支持分段與分頁兩級管理，易于實(shí)現(xiàn)虛擬存儲系統(tǒng)。返回第51頁，課件共140頁，創(chuàng)作于2023年2月（4）引入了多任務(wù)、任務(wù)切換概念，一條指令可以完成任務(wù)轉(zhuǎn)換。（5）引入了4級特權(quán)機(jī)制，0、1和2級用于操作系統(tǒng)程序，3級用于用戶程序。（6）除特權(quán)級檢查外，每條指令執(zhí)行期間，80386還要進(jìn)行類型、內(nèi)存越限等保護(hù)特性檢查。（7）硬件支持DEBUG功能，并可設(shè)置數(shù)據(jù)斷點(diǎn)和ROM斷點(diǎn)。（8）有一個(gè)協(xié)處理器（80387）第52頁，課件共140頁，創(chuàng)作于2023年2月80386的體系結(jié)構(gòu)由6個(gè)單元所組成：總線接口單元、指令預(yù)取單元、指令譯碼單元、執(zhí)行單元、控制單元、存儲器管理單元MMU

返回第53頁，課件共140頁，創(chuàng)作于2023年2月總線接口單元、指令預(yù)取單元總線接口單元是80386和外界之間的高速接口，通過數(shù)據(jù)總線、地址總線和控制總線負(fù)責(zé)與外部聯(lián)系，包括訪問存儲器和訪問I/O端口以及完成其他的功能。指令預(yù)取單元是一個(gè)16字節(jié)的指令預(yù)取隊(duì)列寄存器。一般，指令預(yù)取隊(duì)列大約可以存放5條指令。 指令譯碼單元對預(yù)取的指令代碼譯碼后，送入已譯碼的指令隊(duì)列中等待執(zhí)行單元執(zhí)行。指令譯碼單元中除了指令譯碼器之外，還有譯碼指令隊(duì)列，此隊(duì)列能容納3條已經(jīng)譯碼的指令。返回第54頁，課件共140頁，創(chuàng)作于2023年2月指令譯碼單元指令譯碼單元中除了指令譯碼器之外，還有譯碼指令隊(duì)列，此隊(duì)列能容納3條已經(jīng)譯碼的指令。只要譯碼指令隊(duì)列中還有剩余的字節(jié)空閑，譯碼單元就會從預(yù)取隊(duì)列中取出下一條指令去譯碼。返回第55頁，課件共140頁，創(chuàng)作于2023年2月執(zhí)行單元

執(zhí)行單元主要包括32位算術(shù)邏輯運(yùn)算單元ALU，8個(gè)既可用于數(shù)據(jù)操作、又可用于計(jì)算地址的32位通用寄存器組，一個(gè)64位的移位器和乘/除硬件。

返回第56頁，課件共140頁，創(chuàng)作于2023年2月控制單元在控制單元中包含兩個(gè)控制與保護(hù)測試兩個(gè)部分。前者用于實(shí)現(xiàn)有效地址的計(jì)算、乘除法的加速功能；后者用于檢驗(yàn)指令在執(zhí)行中是否符合相關(guān)的存儲器分段規(guī)則。返回第57頁，課件共140頁，創(chuàng)作于2023年2月存儲器管理部件（MMU）80386的存儲器管理部件（MMU）由分段部件和分頁部件兩部分組成，它們的功能是實(shí)現(xiàn)存儲器的段、頁式管理。在實(shí)現(xiàn)段、頁式管理的過程中，80386通過兩個(gè)轉(zhuǎn)換階段，就能將虛擬地址最終轉(zhuǎn)換為物理地址。

分段部件通過提供一個(gè)額外的尋址器件對程序員編程時(shí)所涉及的邏輯地址空間進(jìn)行管理，并且把由指令指定的邏輯地址變換成線性地址。

分頁部件提供了對物理地址空間的管理，它的功能是把由分段部件或者由指令譯碼部件所產(chǎn)生的線性地址再換算成物理地址，并實(shí)現(xiàn)程序的重定位。返回第58頁，課件共140頁，創(chuàng)作于2023年2月2.4.380486微處理器

80486是在80386基礎(chǔ)上改進(jìn)的第二代32位微處理器。80486的主要結(jié)構(gòu)與性能特點(diǎn)：（1）80486是第一個(gè)采用RISC（reducedinstructionsetcomputer，縮減指令系統(tǒng)計(jì)算機(jī)）技術(shù)的86系列微處理器。它一方面在80386內(nèi)部原有的6個(gè)功能單元基礎(chǔ)上增加了高速緩沖單元和浮點(diǎn)運(yùn)算單元兩部分，以提高流水作業(yè)效率；另一方面，又通過減少不規(guī)則的控制部分，縮短了指令的執(zhí)行周期，并將有關(guān)基本指令的微代碼控制改為硬件邏輯直接控制，縮短了指令的譯碼時(shí)間，使得微處理器的處理速度達(dá)到12條指令／時(shí)鐘，從而，有效地解決了CPU和存儲器之間的I/O瓶頸問題。第59頁，課件共140頁，創(chuàng)作于2023年2月（2）80486在CPU內(nèi)部增設(shè)了8KB的高速緩存（cache），它用于對頻繁訪問的指令和數(shù)據(jù)實(shí)現(xiàn)快速的混合存放，使高速緩存系統(tǒng)能截取80486對內(nèi)存的訪問。第60頁，課件共140頁，創(chuàng)作于2023年2月（3）80486芯片內(nèi)包含有與片外80387功能完全兼容且功能又有擴(kuò)充的片內(nèi)80387協(xié)處理器（浮點(diǎn)運(yùn)算單元FPU）。（4）80486采用了猝發(fā)式總線（BURSTBUS）的總線技術(shù)，有效地提高了CPU與存儲器之間的數(shù)據(jù)交換速度。（5）從程序人員看，80486與80386的體系結(jié)構(gòu)幾乎一樣。80486CPU與Intel現(xiàn)已提供的x86系列微處理器在目標(biāo)代碼一級完全保持了向上的兼容性。（6）80486CPU支持多處理器系統(tǒng)。

80486的主要結(jié)構(gòu)與性能特點(diǎn)（續(xù)）返回第61頁，課件共140頁，創(chuàng)作于2023年2月80486具有80386的所有功能，如硬件支持頁式存儲管理，段式存儲管理，DEBUG功能、自測試功能、3種工作模式、4級特權(quán)級、多任務(wù)、流水線指令執(zhí)行方式和32位的整數(shù)算術(shù)邏輯運(yùn)算等等。此外，還具有很強(qiáng)的抑制病毒感染的能力第62頁，課件共140頁，創(chuàng)作于2023年2月2.4.4Pentium微處理器Pentium簡稱為P5或80586，也稱為奔騰。由于采用了亞微米級的CMOS技術(shù)進(jìn)行CPU設(shè)計(jì)，使Pentium芯片的集成度達(dá)到310萬個(gè)晶體管/片，并使原來被置于片外的單元（如數(shù)學(xué)協(xié)處理器和cache等）可以集成到CPU芯片內(nèi)，因而能顯著提高處理速度。此外，Pentium還采用了特殊CAD方法設(shè)計(jì)的多級金屬夾層技術(shù)。Pentium微處理器概述Pentium體系結(jié)構(gòu)示意圖Pentium的體系結(jié)構(gòu)Pentium體系結(jié)構(gòu)中的新技術(shù)特點(diǎn)返回第63頁，課件共140頁，創(chuàng)作于2023年2月

由于Pentium采用了亞微米級的 CMOS技術(shù)進(jìn)行CPU設(shè)計(jì)，使芯片的 集成度達(dá)到310萬個(gè)晶體管/片，并使 原來被置于片外的單元如數(shù)學(xué)協(xié)處理 器和cache等可以集成到CPU芯片內(nèi)， 因而能顯著提高處理速度。此外， Pentium還采用了特殊CAD方法設(shè)計(jì) 的多級金屬夾層技術(shù)。雖然Pentium采 用了許多新的設(shè)計(jì)方法，但仍與過去 80x86系列CPU兼容。Pentium微處理器概述返回第64頁，課件共140頁，創(chuàng)作于2023年2月Pentium體系結(jié)構(gòu)示意圖返回第65頁，課件共140頁，創(chuàng)作于2023年2月Pentium的體系結(jié)構(gòu)Pentium外部有64位的數(shù)據(jù)總線以及36的地址總線；Pentium內(nèi)部有兩條指令流水線（“U”、“V”流水線）。U、V流水線都可以執(zhí)行整數(shù)指令，但只有“U”流水線才能執(zhí)行浮點(diǎn)指令，而在“V”流水線中只可以執(zhí)行一條異常的FXCH浮點(diǎn)指令。Pentium有兩個(gè)獨(dú)立的超高速緩存（指令超高速緩存和數(shù)據(jù)超高速緩存）。數(shù)據(jù)超高速緩存有兩個(gè)端口，分別用于兩條流水線。它有一個(gè)專用的轉(zhuǎn)換后援緩沖器（TLB），用來把線性地址轉(zhuǎn)換成數(shù)據(jù)超高速緩存所用的物理地址?？刂芌OM含有控制實(shí)現(xiàn)P5體系結(jié)構(gòu)所必須執(zhí)行的運(yùn)算順序和微代碼?？刂芌OM單元直接控制兩條流水線。返回第66頁，課件共140頁，創(chuàng)作于2023年2月Pentium體系結(jié)構(gòu)中的新技術(shù)特點(diǎn)

超標(biāo)量流水線獨(dú)立的指令cache和數(shù)據(jù)cache重新設(shè)計(jì)的浮點(diǎn)單元分支預(yù)測返回第67頁，課件共140頁，創(chuàng)作于2023年2月2.4.5PentiumⅡ微處理器

PentiumⅡ是把多能奔騰的MMX技術(shù)加入高能奔騰PentiumPro后的改進(jìn)型產(chǎn)品，在核心結(jié)構(gòu)上同PentiumPro并沒有什么變化。采用了一種稱之為雙獨(dú)立總線（DualIndependentBus或DIB）結(jié)構(gòu)（即二級高速緩存總線和處理器-主內(nèi)存系統(tǒng)總線）的技術(shù)。這種結(jié)構(gòu)使微機(jī)的總體性能比單總線結(jié)構(gòu)的處理器提高了兩倍。雙獨(dú)立總線架構(gòu)還支持66MHz的系統(tǒng)存儲總線在速度提升方面的發(fā)展。

返回第68頁，課件共140頁，創(chuàng)作于2023年2月高帶寬總線技術(shù)和高處理性能是PⅡ處理器的兩個(gè)重要特點(diǎn)。同時(shí)，它還保留了原有PentiumPro處理器優(yōu)秀的32位性能，并融合了MMX技術(shù)。由于PⅡ增 加了加速M(fèi)MX指令的功能和對16位代碼優(yōu)化 的特性，使得它能夠同時(shí)處理兩條MMX指令。

第69頁，課件共140頁，創(chuàng)作于2023年2月2.4.6PentiumⅢ（PⅢ，奔騰Ⅲ）Intel公司于1999年推出PentiumⅢ微處理器芯片，共有3個(gè)系列15種產(chǎn)品，包括：500MHz/450MHz/400MHz的MobilePentiumⅢ；733MHz/700MHz/667MHz/650MHz/600MHz//550MHz/533MHz/500MHz的PentiumⅢ；733MHz/667MHz/600MHz的PentiumⅢXeon。以上3個(gè)系列產(chǎn)品采用了100MHz和133MHz的FSB總線，可與RambusDRAM對應(yīng)的820、810E、440BX、440ZX等芯片組配套使用。第70頁，課件共140頁，創(chuàng)作于2023年2月另外，主要用于服務(wù)器的RambusDRAM對應(yīng)840芯片組也同時(shí)被推出。上述PentiumⅢ芯片均嵌入了256KB的快閃存儲器，其中，550MHz和500MHz的PentiumⅢ芯片采用了PC－PGA(FlipChipGridArray)的新型封裝技術(shù)。第71頁，課件共140頁，創(chuàng)作于2023年2月PentiumⅢ（續(xù)1）

PⅢ仍采用了同PⅡ一樣的P6內(nèi)核，制造工藝為0.25μm或0.18μm的CMOS技術(shù)，有950萬個(gè)晶體管，主頻從450MHz和500MHz開始，最高達(dá)850MHz以上。PⅢ處理器具有片內(nèi)32KB非鎖定一級高速緩存和512KB非鎖定二級高速緩存，可訪問4GB~64GB內(nèi)存（雙處理器）。為了進(jìn)一步提高CPU處理數(shù)據(jù)的功能，PⅢ增加了被稱為SSE的新指令集。第72頁，課件共140頁，創(chuàng)作于2023年2月PentiumⅢ（續(xù)2）PⅢ的應(yīng)用領(lǐng)域十分廣闊，特別是在多媒體與因特網(wǎng)技術(shù)應(yīng)用方面，更有其突出的優(yōu)勢。例如，PⅢ對三維圖形處理、語音處理、圖片處理的速度和質(zhì)量大大提高，它可以在互聯(lián)網(wǎng)上為用戶提供更為直觀和生動的三維搜索界面，而且還可以用語音來控制，因?yàn)樗泻軓?qiáng)的語音識別能力；由文本和靜態(tài)圖片構(gòu)成的網(wǎng)頁可以變成動畫、三維、文字、影像和音頻合成效果的網(wǎng)頁，因?yàn)镻Ⅲ處理器可以快速地進(jìn)行數(shù)據(jù)壓縮和解壓縮以及圖形生成；網(wǎng)上購物可以實(shí)現(xiàn)逼真的三維商品模型；網(wǎng)上教育內(nèi)容將更加豐富；視頻點(diǎn)播會由單向播放變成真正的交互式。返回第73頁，課件共140頁，創(chuàng)作于2023年2月2.4.7Pentium4微處理器P4的發(fā)展P4內(nèi)部的主要部件P4內(nèi)部的基本執(zhí)行環(huán)境P4的相關(guān)技術(shù)返回第74頁，課件共140頁，創(chuàng)作于2023年2月P4的發(fā)展

2000年6月Intel開始推出Pentium4（簡稱P4或奔騰4），并于同年的8月和12月又發(fā)布了兩個(gè)基本的版本。2001年至2002年，又推出了P4Nrthwood和基于超線程技術(shù)的P4等新的P4系列CPU。已推出的P4的主頻分別為1.30、1.40、1.50、1.60、1.70和1.80GHz等，至2004年，推出了3.66GHz的P4版本。最新P4芯片的核心面積為146mm2，內(nèi)含 5500萬個(gè)晶體管，采用0.13μm工藝制造。 其外形封裝見右圖。

返回第75頁，課件共140頁，創(chuàng)作于2023年2月P4內(nèi)部的主要部件 BTB

μOP

ALU

AGU

返回第76頁，課件共140頁，創(chuàng)作于2023年2月BTB、μOPBTB（branchtargetbuffer）為分支目標(biāo)緩沖區(qū)，用來存放所預(yù)測分支的所有可能的目標(biāo)地址。μOP，微操作（micro-operation）。它是指微處理器的執(zhí)行部件能直接接受和執(zhí)行的一種由微指令所賦予的操作。一條指令可分解為一系列的微指令，它與x86的變長指令集不同，其長度是固定的，因此，很容易在執(zhí)行流水線中進(jìn)行處理。在現(xiàn)代超標(biāo)量微處理器中，微指令存放在內(nèi)部的一個(gè)“微碼存儲器”（microcodeROM）中。返回第77頁，課件共140頁，創(chuàng)作于2023年2月ALU、AGUALU（算術(shù)邏輯單元），即整數(shù)運(yùn)算單元。一般的加、減、乘、除以及邏輯運(yùn)算和移位運(yùn)算等指令都是在算術(shù)邏輯單元中完成的，它們占了程序中的絕大多數(shù)指令，所以，ALU的運(yùn)算性能對整個(gè)系統(tǒng)的性能影響很大。AGU，地址生成單元（addressgenerationunit）。它負(fù)責(zé)生成執(zhí)行指令時(shí)所需的尋址地址。由于程序在進(jìn)行數(shù)組操作時(shí)，通常采用間接尋址并由AGU來產(chǎn)生，所以它處于持續(xù)的忙碌狀態(tài)。返回第78頁，課件共140頁，創(chuàng)作于2023年2月P4內(nèi)部的基本執(zhí)行環(huán)境

P4內(nèi)部的基本執(zhí)行環(huán)境包括以下可使用的一些主要資源：地址空間：任何程序或任務(wù)可訪問的最大線性地址空間為4GB，最大物理地址空間為64GB?；镜某绦驁?zhí)行寄存器：包括8個(gè)通用寄存器、6個(gè)段寄存器、1個(gè)32位的標(biāo)志寄存器和1個(gè)32位的指令寄存器。x87FPU寄存器：包括8個(gè)80位的浮點(diǎn)數(shù)據(jù)寄存器以及控制寄存器、狀態(tài)寄存器、FPU指令指針與操作數(shù)指針寄存器等。MMX寄存器：8個(gè)MMX寄存器用于執(zhí)行單指令多數(shù)據(jù)（SIMD）操作。SSE和SSE2寄存器：8個(gè)XMM寄存器和1個(gè)MSCSR寄存器支持128位緊縮的單精度浮點(diǎn)數(shù)、雙精度浮點(diǎn)數(shù)以及128位緊縮的字節(jié)、字、雙字、四字整型數(shù)的SIMD操作。此外，P4還繼承了IA-32結(jié)構(gòu)中的系統(tǒng)寄存器和數(shù)據(jù)結(jié)構(gòu)，其存儲器管理與80386基本相同，也采用了分段與分頁兩級管理。返回第79頁，課件共140頁，創(chuàng)作于2023年2月P4的相關(guān)技術(shù)

快速執(zhí)行引擎（RapidExecutionEngine）及雙倍算術(shù)邏輯單元架構(gòu)(DoublePumpedALU)四倍爆發(fā)式總線（QuadPumpedBus）SSE2指令集指令跟蹤緩存（Tracecache）返回第80頁，課件共140頁，創(chuàng)作于2023年2月2.4.8新一代微處理器——Itanium（安騰）

Itanium是Intel新一代64位CPU系列中的創(chuàng)新產(chǎn)品，它使用了EPIC（ExplicitlyParallelInstructionComputing——完全并行指令計(jì)算的縮寫）指令組和內(nèi)部結(jié)構(gòu)，其應(yīng)用目標(biāo)是高端服務(wù)器和工作站。Itanium采用了最先進(jìn)的CPU設(shè)計(jì)，具有前所未有的并行處理機(jī)制，因此實(shí)現(xiàn)了眾多的新功能。Itanium的主要特點(diǎn)：64位的尋址空間，EPIC結(jié)構(gòu)，大規(guī)模的并行執(zhí)行內(nèi)核，很強(qiáng)的預(yù)測能力，可更迭的寄存器組，大容量的高速緩存，靈活的系統(tǒng)配置，高速的總線結(jié)構(gòu)和充足的命令執(zhí)行單元等。第81頁，課件共140頁，創(chuàng)作于2023年2月Itanium產(chǎn)品簡介安騰有2代產(chǎn)品，即安騰1與安騰2。安騰1的某些性能還不如32位的P4。安騰除了面臨來自IBM、Sun等64位CPU市場的競爭外，AMD的64位Opteron也以更出色的性能和兼容性對它構(gòu)成嚴(yán)重威脅。于是，Intel經(jīng)過1年多的努力很快又推出了安騰2。與安騰1相比，導(dǎo)入了Alpha先進(jìn)技術(shù)的安騰2在性能表現(xiàn)上有了不小的進(jìn)步，在目前的64位微處理器中算是名列前茅。據(jù)Intel公布的數(shù)據(jù)：基于安騰2處理器的服務(wù)器和工作站的性能是目前基于安騰1處理器系統(tǒng)的1.5到2倍；在運(yùn)行關(guān)鍵企業(yè)級應(yīng)用方面，Intel甚至認(rèn)為它的性能還遠(yuǎn)遠(yuǎn)超過基于RISC系統(tǒng)的CPU。此外，安騰2處理器有良好的兼容性，為第一代安騰處理器而編譯的軟件，無需重新編譯即可將大多數(shù)應(yīng)用的性能提升50%到100%。第82頁，課件共140頁，創(chuàng)作于2023年2月下一代Itanium的簡介鑒于微處理器市場的激烈競爭，Intel將繼續(xù)努力保持其領(lǐng)先地位，它已準(zhǔn)備在下一代安騰產(chǎn)品“Madison”(開發(fā)代號)中導(dǎo)入0.13微米制造工藝，集成6MB三級緩存，“Madison”的接班產(chǎn)品“Montecito”則將采用0.09微米制造工藝，可集成12MB三級緩存。通過導(dǎo)入這些先進(jìn)制造工藝的舉措，新款安騰的性能會進(jìn)一步完善，而其能耗也將不斷降低。返回第83頁，課件共140頁，創(chuàng)作于2023年2月2.580x86～Pentium系列微處理器的程序設(shè)計(jì)模型

概述2.5.1通用寄存器（或多功能寄存器）2.5.2專用寄存器返回第84頁，課件共140頁，創(chuàng)作于2023年2月80x86～Pentium系列微處理器的程序設(shè)計(jì)模型概述程序設(shè)計(jì)模型是程序員編程時(shí)所需要的計(jì)算機(jī)模型。80x86～Pentium系列微處理器的程序設(shè)計(jì)模型，主要包括程序設(shè)計(jì)者在編程時(shí)能夠使用到的CPU內(nèi)部可見寄存器。8086／8088和80286包含16位內(nèi)部結(jié)構(gòu)，它 們在使用寄存器時(shí)，只能用到其中的16位和 8位寄存器那一部分。80386、80486、Pentium系列微處理器包括全部的32位內(nèi)部 結(jié)構(gòu)，它們可使用8、16、32位寄存器。在80x86微處理器內(nèi)部的程序可見寄存器集 中，按功能的不同可分為兩組：一組是通 用寄存器；另一組是專用寄存器。返回第85頁，課件共140頁，創(chuàng)作于2023年2月第86頁，課件共140頁，創(chuàng)作于2023年2月2.5.1通用寄存器（或多功能寄存器）

通用寄存器又可分為數(shù)據(jù)寄存器和指針寄存器與變址寄存器兩組。數(shù)據(jù)寄存器：在寄存器集中，有4個(gè)32位數(shù)據(jù)寄存器EAX、EBX、ECX、EDX。每個(gè)寄存器都可以作為32位寄存器（EAX、EBX、ECX、EDX）、16位寄存器（AX、BX、CX、DX）或8位寄存器（AH、AL、BH、BL、CH、CL、DH、DL）來使用。指針寄存器和變址寄存器：指針寄存器包括ESP(堆棧指針或簡稱為棧指針)與EBP（堆?；分羔樆蚝喎Q為基指針）；變址寄存器包括ESI（源變址）和EDI（目標(biāo)變址）。返回第87頁，課件共140頁，創(chuàng)作于2023年2月2.5.2專用寄存器

專用寄存器包括：兩個(gè)專用的指針寄存器EIP與EFLAGS段寄存器CS、DS、ES、SS、FS和GS。返回第88頁，課件共140頁，創(chuàng)作于2023年2月EIP（指令指針）EIP（指令指針）：EIP是32位的指令指針寄存器，它用于尋址存儲器的代碼段內(nèi)當(dāng)前指令的下一條指令。當(dāng)微處理器工作在實(shí)模式下時(shí)，這個(gè)寄存器只使用其低16位的IP；當(dāng)80386及更高型號的微處理器工作于保護(hù)模式下時(shí)，則使用32位的EIP。注意：在通常情況下，指令指針指向程序的下一條指令；但在執(zhí)行跳轉(zhuǎn)指令或調(diào)用指令時(shí)，指令指針也可以被修改。返回第89頁，課件共140頁，創(chuàng)作于2023年2月EFLAGS（標(biāo)志寄存器）

EFLAGS（標(biāo)志寄存器）：EFLAGS用于指示微處理器的狀態(tài)并控制它的操作。從8086/8088到Pentium4微處理器是向上兼容的。8086~80286包含16位的標(biāo)志寄存器FLAG，80386及更高型號的微處理器包含擴(kuò)展的32位標(biāo)志寄存器EFLAG。有9個(gè)標(biāo)志位即CF（進(jìn)位標(biāo)志）、PF（奇偶標(biāo)志）、AF輔助進(jìn)位標(biāo)志、ZF（零標(biāo)志）、SF符號標(biāo)志、OF（溢出標(biāo)志）、TF（跟蹤或陷阱標(biāo)志）、IF（中斷允許標(biāo)志）、DF（方向標(biāo)志）。在80286中新增了IOPL和NT兩個(gè)標(biāo)志；在80386中新增了RF和VM兩個(gè)標(biāo)志；在80486～P4中分別新增了AC以及VIF、VIP與ID標(biāo)志；返回第90頁，課件共140頁，創(chuàng)作于2023年2月2.6實(shí)模式存儲器尋址

概述2.6.1段和偏移2.6.2默認(rèn)段寄存器和偏移寄存器2.6.3“段加偏移”尋址機(jī)制允許重定位返回第91頁，課件共140頁，創(chuàng)作于2023年2月實(shí)模式實(shí)模式是指微處理器只能對物理存儲器（或?qū)嶋H存儲器）的1MB空間進(jìn)行訪問的尋址方式，即它只允許微處理器尋址第一個(gè)1MB存儲器空間，即使是Pentium4微處理器包括了更多的物理存儲器空間也是如此。注意，第一個(gè)1MB存儲器稱為實(shí)模式存儲器或常規(guī)內(nèi)存。DOS操作系統(tǒng)就要求微處理器工作于實(shí)模式。8086／8088只能工作于實(shí)模式，而80286及其以上的微處理器既可以工作于實(shí)模式，又可以工作于保護(hù)模式。當(dāng)80286及更高型號的微處理器按實(shí)模式操作時(shí)，允許原來為8086/8088（只包含1MB存儲器）設(shè)計(jì)的應(yīng)用軟件不用修改就可以直接在這些微處理器上運(yùn)行。軟件的向上兼容性是Intel系列微處理器不斷成功的重要原因之一。在任何情況下，當(dāng)計(jì)算機(jī)每次加電或復(fù)位后，微處理器都將默認(rèn)（或缺省）地以實(shí)模式開始工作。返回第92頁，課件共140頁，創(chuàng)作于2023年2月2.6.1段和偏移實(shí)模式尋址存儲器的機(jī)制是“段加偏移”。這里，段是指由16位段寄存器所指定的20位段基地址，偏移是指由指令直接給定或由寄存器與位移量計(jì)算的偏移地址，因此，實(shí)模式存儲單元的地址都是由段基地址加偏移地址組成的。裝入段寄存器內(nèi)的16段地址可定義任何64KB存儲器段的20位段基地址（起始地址）；偏移地址用于在64KB存儲器段內(nèi)選擇任何一個(gè)地址單元。第93頁，課件共140頁，創(chuàng)作于2023年2月第94頁，課件共140頁，創(chuàng)作于2023年2月段和偏移（續(xù)1）實(shí)模式下的16位段地址存放于16位的段寄存器CS、DS、SS和ES中。所以，對于當(dāng)前運(yùn)行的程序來說，它可以從由4個(gè)段寄存器給出的邏輯段中提取代碼和存取數(shù)據(jù)。若程序要從另外的段而不是當(dāng)前可尋址的段中存取信息，則它必須首先要改變對應(yīng)的段寄存器的內(nèi)容，將其設(shè)置成所要存取的那個(gè)段的段地址。例：假定段地址為2000H，偏移地址為3000H，則微處理器將尋址存儲單元23000H。有時(shí)，將段地址和偏移地址的組合寫成另一種形式，如上例中的段加偏移就可以寫成為2000:3000，它表示段地址為2000H，偏移地址為3000H。

第95頁，課件共140頁，創(chuàng)作于2023年2月2.6.2默認(rèn)段寄存器和偏移寄存器

微處理器中有多個(gè)段寄存器以及多個(gè)可用于存放偏移地址分量的寄存器，為了使“段加偏移”有一定的規(guī)律性，設(shè)計(jì)者對微處理器在訪問某個(gè)段時(shí)該使用哪個(gè)相應(yīng)的段寄存器和偏移寄存器來分別存放段地址和偏移地址制定了一套規(guī)則。該規(guī)則定義了各種尋址方式中段地址寄存器和偏移地址寄存器的組合方式（實(shí)模式和保護(hù)模式均適用）。代碼段寄存器總是和指令指針組合用于尋址代碼段中程序的下一條指令。這種組合是CS:IP還是CS:EIP取決于微處理器是處理16位指令還是處理32位指令。在尋址堆棧段時(shí)是另一種默認(rèn)的組合。其組合形式為SS:SP(SS:ESP)或SS:BP(SS:EBP)。第96頁，課件共140頁，創(chuàng)作于2023年2月默認(rèn)段寄存器和偏移寄存器(續(xù))有關(guān)Intel微處理器默認(rèn)段寄存器和偏移寄存器的約定規(guī)則，參見下表。返回第97頁，課件共140頁，創(chuàng)作于2023年2月2.6.3“段加偏移”尋址機(jī)制允許重定位

“段加偏移”尋址機(jī)制允許重定位（或再定位）是一種重要的特性。重定位定義：指一個(gè)完整的程序塊或數(shù)據(jù)塊可以在存儲器所允許的空間內(nèi)任意浮動并定位到一個(gè)新的可尋址的區(qū)域。第98頁，課件共140頁，創(chuàng)作于2023年2月“段加偏移”為什么允許重定義？在8086以前的8位微處理器中是沒有這種特性的，而從8086引入分段概念之后，由于段寄存器中的段地址可以由程序來重新設(shè)置，所以，在偏移地址不變的情況下，就可以將整個(gè)存儲器段移動到存儲器的任何區(qū)域而不會改變程序塊或數(shù)據(jù)塊的結(jié)構(gòu)。第99頁，課件共140頁，創(chuàng)作于2023年2月“段加偏移”尋址機(jī)制允許重定位（續(xù)）重定位的優(yōu)越性：原來為在實(shí)模式下運(yùn)行所編寫的程序，在系統(tǒng)轉(zhuǎn)換為保護(hù)模式時(shí)也可以運(yùn)行：由于“段加偏移”的尋址機(jī)制允許程序和數(shù)據(jù)不需要做任何修改，就能使它們重定位，這就給各種通用計(jì)算機(jī)系統(tǒng)在運(yùn)行同一軟件和數(shù)據(jù)時(shí)能夠保持兼容性帶來很大的方便。

返回第100頁，課件共140頁，創(chuàng)作于2023年2月例：有一條指令位于距存儲器中某段首（即段基地址）100H個(gè)字節(jié)的位置，其偏移地址就是100H。當(dāng)程序移到新的存儲區(qū)，偏移地址仍指向距新的段首100H個(gè)字節(jié)的位置。只是這時(shí)段寄存器的內(nèi)容必須重新設(shè)置為程序所在的新存儲段的起始地址。如果計(jì)算機(jī)系統(tǒng)沒有重定位的特性，當(dāng)一個(gè)程序在移動之前，就必須大范圍地重寫或更改，或者要為不同配置的計(jì)算機(jī)系統(tǒng)設(shè)計(jì)許多程序文本，這不僅需要花費(fèi)大量的時(shí)間，還可能會引起程序出錯(cuò)。第101頁，課件共140頁，創(chuàng)作于2023年2月指令隊(duì)列緩沖器BIU的指令隊(duì)列緩沖器用于存放預(yù)取的指令。8086的指令隊(duì)列為6個(gè)字節(jié)，而8088的指令隊(duì)列為4個(gè)字節(jié)。不管是8086還是8088，都會在執(zhí)行指令的同時(shí)，從內(nèi)存中取下面1條或幾條指令，取來的指令就依次放在指令隊(duì)列中。它們采用“先進(jìn)先出”的原則，按順序存放，并按順序取到EU中去執(zhí)行。由于有指令隊(duì)列緩沖器，使BIU與EU可以分開并獨(dú)立工作。16位CPU這種指令預(yù)取與指令執(zhí)行的并行重疊操作，提高了總線的信息傳輸效率和整個(gè)系統(tǒng)的執(zhí)行速度。返回第102頁，課件共140頁，創(chuàng)作于2023年2月地址加法器8086/8088的地址加法器用于產(chǎn)生20位的物理地址。計(jì)算物理地址的具體做法：各段寄存器中分別用來存放16位段地址。當(dāng)由指令指針I(yè)P提供或由執(zhí)行單元EU按尋址方式計(jì)算出尋址單元的16位偏移地址(也稱為偏移量)后，再與左移4位后的段寄存器的內(nèi)容相加，則最終形成一個(gè)20位的物理地址(即尋址內(nèi)存的實(shí)際地址)。返回第103頁，課件共140頁，創(chuàng)作于2023年2月第104頁，課件共140頁，創(chuàng)作于2023年2月地址加法器從8086/8088微處理器開始，這種利用段基地址加偏移地址來計(jì)算物理地址的方法，稱為“段加偏移”的尋址機(jī)制。例如，CPU要形成某個(gè)指令代碼的物理地址，就要將IP的值與代碼段寄存器CS左移4位后的內(nèi)容相加。假設(shè)CS＝2000H，IP＝0618H，此時(shí)指令的物理地址為20618H。第105頁，課件共140頁，創(chuàng)作于2023年2月8086/8088的寄存器結(jié)構(gòu)框圖返回第106頁，課件共140頁，創(chuàng)作于2023年2月數(shù)據(jù)寄存器執(zhí)行單元EU中有4個(gè)16位數(shù)據(jù)寄存器AX、BX、CX和DX。每個(gè)數(shù)據(jù)寄存器分為高字節(jié)H和低字節(jié)L，它們均可作為8位數(shù)據(jù)寄存器獨(dú)立尋址，獨(dú)立使用。在多數(shù)情況下，這些數(shù)據(jù)寄存器是用在算術(shù)運(yùn)算或邏輯運(yùn)算指令中，用來進(jìn)行算術(shù)邏輯運(yùn)算。在有些指令中，它們則有特定的用途。返回第107頁，課件共140頁，創(chuàng)作于2023年2月數(shù)據(jù)寄存器第108頁，課件共140頁，創(chuàng)作于2023年2月指針寄存器和變址寄存器

指針寄存器是指堆棧指針寄存器SP和堆?；分羔樇拇嫫鰾P，簡稱為P組。指針寄存器SP和BP都用來指示存取位于當(dāng)前堆棧段中的數(shù)據(jù)所在的地址。堆棧指針SP給出入棧(PUSH)和出棧(POP)指令的棧頂偏移地址；基址指針BP是存放位于堆棧段中一個(gè)數(shù)據(jù)區(qū)基地址的偏移地址。返回第109頁，課件共140頁，創(chuàng)作于2023年2月指針寄存器和變址寄存器變址寄存器是指源變址寄存器SI和目的變址寄存器DI，簡稱為I組。它們都是16位寄存器，一般用來存放地址的偏移量(簡稱為偏置)。變址寄存器SI和DI用于存放當(dāng)前數(shù)據(jù)串的偏移地址。其中，SI存放源數(shù)據(jù)串的偏移地址；而DI存放目的數(shù)據(jù)串的偏移地址。第110頁，課件共140頁，創(chuàng)作于2023年2月CF(CarryFlag)進(jìn)位標(biāo)志當(dāng)執(zhí)行一個(gè)加法或減法運(yùn)算使最高位(即D15位或D7位)產(chǎn)生進(jìn)位或借位時(shí)，則CF為1；否則為0。此外，循環(huán)指令也會影響它。返回第111頁，課件共140頁，創(chuàng)作于2023年2月PF(ParityFlag)奇偶性標(biāo)志當(dāng)指令執(zhí)行結(jié)果的低8位中含有偶數(shù)個(gè)“1”時(shí)，則PF為1；否則為0。此標(biāo)志位用于機(jī)器中傳送信息時(shí)，對產(chǎn)生的代碼出錯(cuò)情況提供檢測條件。此標(biāo)志在現(xiàn)代程序設(shè)計(jì)中很少使用?，F(xiàn)奇偶校驗(yàn)常由數(shù)據(jù)通信設(shè)備完成，而不是由微處理器完成。返回第112頁，課件共140頁，創(chuàng)作于2023年2月AF(AuxiliaryCarryFlag)輔助進(jìn)位標(biāo)志當(dāng)執(zhí)行一個(gè)加法或減法運(yùn)算使結(jié)果的低字節(jié)的低4位向高4位（即D3位向D4位）有進(jìn)位或借位時(shí)，則AF為1；否則為0。DAA和DAS指令測試這個(gè)特殊標(biāo)志位，該標(biāo)志一般用在BCD碼運(yùn)算中作為是否需要對AL寄存器進(jìn)行十進(jìn)制調(diào)整的依據(jù)。返回第113頁，課件共140頁，創(chuàng)作于2023年2月ZF(ZeroFlag)零標(biāo)志零標(biāo)志表示一個(gè)算術(shù)或邏輯操作的結(jié)果是否為零。若當(dāng)前的運(yùn)算結(jié)果為零，則ZF為1；否則為0。返回第114頁，課件共140頁，創(chuàng)作于2023年2月SF(SignFlag)符號標(biāo)志符號標(biāo)志保持算術(shù)或邏輯運(yùn)算指令執(zhí)行后結(jié)果的算術(shù)符號。它和運(yùn)算結(jié)果的最高位(由D15位或D7位判定)相同。當(dāng)數(shù)據(jù)用補(bǔ)碼表示時(shí)，負(fù)數(shù)的最高位為1，正數(shù)的最高位為0。返回第115頁，課件共140頁，創(chuàng)作于2023年2月OF(OverflowFlag)溢出標(biāo)志溢出標(biāo)志在有符號數(shù)進(jìn)行加法或減法時(shí)可能出現(xiàn)。溢出將指示運(yùn)算結(jié)果已超出機(jī)器能夠表示的范圍。當(dāng)補(bǔ)碼運(yùn)算有溢出時(shí)，例如，用8位加法將7FH(+127)加上01H，結(jié)果為80H(-128)。此時(shí)OF標(biāo)志為1；否則為0。對于無符號數(shù)的操作，將不會影響溢出標(biāo)志。返回第116頁，課件共140頁，創(chuàng)作于2023年2月DF(DirectionFlag)方向標(biāo)志它用來控制數(shù)據(jù)串操作指令的步進(jìn)方向。若用STD指令將DF置1，則數(shù)據(jù)串操作過程中地址會自動遞減；若用CLD指令將DF清0，則數(shù)據(jù)串操作過程中地址會自動遞增。地址的遞增或遞減由DI或SI兩個(gè)變址寄存器來實(shí)現(xiàn)。返回第117頁，課件共140頁，創(chuàng)作于2023年2月IF(InterruptEnableFlag)中斷允許標(biāo)志它是控制可屏蔽中斷的標(biāo)志。若用STI指令將IF置1，表示允許CPU接受外部從INTR引腳上發(fā)來的可屏蔽中斷請求信號；若用CLI指令將IF清0，則禁止CPU接受外來的可屏蔽中斷請求信號。IF的狀態(tài)不影響非屏蔽中斷(NMI)請求，也不影響CPU響應(yīng)內(nèi)部的中斷請求。返回第118頁，課件共140頁，創(chuàng)作于2023年2月TF(TrapFlag)跟蹤(陷阱)標(biāo)志它是為調(diào)試程序的方便而設(shè)置的。若將TF置為1，則8086／8088CPU處于單步工作方式；否則，將正常執(zhí)行程序。在高型號微處理器中，跟蹤（陷阱）標(biāo)志能夠激活芯片上的調(diào)試特性（調(diào)試程序，以便找到錯(cuò)誤或故障），當(dāng)TF標(biāo)志為1時(shí)，則微處理器將根據(jù)調(diào)試寄存器和控制寄存器的指示中斷程序流。返回第119頁，課件共140頁，創(chuàng)作于2023年2月CPU在4個(gè)狀態(tài)中的基本作用①在T1狀態(tài)，CPU往多路復(fù)用總線上發(fā)送地址信息，以選中所要尋址的存儲單元或外設(shè)端口的地址。②在T2狀態(tài)，CPU從總線上撤消地址，并使總線的低16位浮置成高阻狀態(tài)，為傳送數(shù)據(jù)做準(zhǔn)備。③在T3狀態(tài)，多路總線的高4位繼續(xù)提供狀態(tài)信息，而其低16位（對8088CPU則為低8位）上將出現(xiàn)由CPU寫出的數(shù)據(jù)或者CPU從存儲器或端口讀入的數(shù)據(jù)。返回第120頁，課件共140頁，創(chuàng)作于2023年2月CPU在4個(gè)狀態(tài)中的基本作用(續(xù))④在有些情況下，由于外設(shè)或存儲器的速度較慢，不能及時(shí)地配合CPU傳送數(shù)據(jù)。這時(shí)，外設(shè)或存儲器就會通過“READY”的信號線在T3狀態(tài)啟動之前向CPU發(fā)一個(gè)“數(shù)據(jù)未準(zhǔn)備好信號”，CPU會在T3之后自動插入1個(gè)或多個(gè)附加的時(shí)鐘周期TW，它表示此時(shí)CPU在總線上的信息情況和T3狀態(tài)時(shí)的信息情況一樣。只有在指定的存儲器或外設(shè)已經(jīng)完成數(shù)據(jù)傳送時(shí)，它們又通過“READY”的信號線向CPU發(fā)出一個(gè)“準(zhǔn)備好”信號，之后CPU才會自動脫離TW狀態(tài)而進(jìn)入T4狀態(tài)。⑤在T4狀態(tài)，總線周期結(jié)束。第121頁，課件共140頁，創(chuàng)作于2023年2月虛擬地址就是虛擬存儲器所提供的邏輯地址。虛擬存儲器是指程序所占有的存儲空間。對于80386來說，其虛擬存儲器的容量可多達(dá)246字節(jié)。 關(guān)于虛擬存儲器的實(shí)現(xiàn)，實(shí)際上，它通常是利用系統(tǒng)中的一個(gè)速度較慢而容量很大的外部存儲器（通常指硬盤）來模擬一個(gè)速度較快而容量較小的內(nèi)存。 程序員編寫程序時(shí)，其程序存入磁盤里，因此可編寫246字節(jié)的程序。這樣，從程序員的角度來看，系統(tǒng)中似乎有一個(gè)容量很大、速度也相當(dāng)快的虛擬存儲器；當(dāng)然，它并不是真正的物理上的內(nèi)存。由于80386的虛擬存儲器容量可高達(dá)246字節(jié)（即64TB或64兆兆字節(jié)），這樣，它就可以運(yùn)行要求存儲容量比實(shí)際內(nèi)存容量大得多的程序。虛擬地址返回第122頁，課件共140頁，創(chuàng)作于2023年2月超標(biāo)量流水線超標(biāo)量流水線(Superscalar)設(shè)計(jì)是Pentium處理器技術(shù)的核心。它由U與V兩條指令流水線構(gòu)成。每條流水線都擁有自己的ALU、地址生成電路和數(shù)據(jù)cache的接口。這種流水線結(jié)構(gòu)允許Pentium在單個(gè)時(shí)鐘周期內(nèi)執(zhí)行兩條整數(shù)指令，比相同頻率的80486DXCPU性能提高了一倍。Pentium的每一條流水線分為5個(gè)步驟：即指令預(yù)取、指令譯碼、地址生成、指令執(zhí)行、回寫。與80486不同的是，由于Pentium是雙流水線結(jié)構(gòu)，它可以一次執(zhí)行兩條指令，每條流水線中執(zhí)行一條。這個(gè)過程稱為“指令并行”。返回第123頁，課件共140頁，創(chuàng)作于2023年2月獨(dú)立的指令cache和數(shù)據(jù)cache

Pentium片內(nèi)則有2個(gè)8KBcache（指令cache和數(shù)據(jù)cache），即雙路cache結(jié)構(gòu)。Pentium的數(shù)據(jù)cache有兩個(gè)接口，分別通向U和V兩條流水線，以便能在相同時(shí)刻向兩個(gè)獨(dú)立工作的流水線進(jìn)行數(shù)據(jù)交換。cache回寫技術(shù) 采用cache回寫技術(shù)（處 理器向cache寫數(shù)據(jù)和將 cache釋放的數(shù)據(jù)寫回主存 是同時(shí)進(jìn)行的），極大地節(jié) 省了處理時(shí)間。指令和數(shù)據(jù)分別使用不同的cache，使Pentium的性能大大超過80486微處理器。返回第124頁，課件共140頁，創(chuàng)作于2023年2月重新設(shè)計(jì)的浮點(diǎn)單元

Pentium的浮點(diǎn)單元可執(zhí)行8級流水，使每個(gè)時(shí)鐘周期能完成一個(gè)浮點(diǎn)操作(某些情況下可以完成兩個(gè))。浮點(diǎn)單元流水線的前4個(gè)步驟與整數(shù)流水線相同，后4個(gè)步驟的前兩步為二級浮點(diǎn)操作，后兩步為四舍五入及寫結(jié)果、出錯(cuò)報(bào)告。Pentium的CPU對一些常用指令如ADD，MUL和LOAD等采用了新的算法，同時(shí)，用電路進(jìn)行了固化，用硬件來實(shí)現(xiàn)，其速度明顯提高。在運(yùn)行浮點(diǎn)密集型程序時(shí)，66MHzPentium運(yùn)算速度為33MHz的80486DX的5倍～6倍。返回第125頁，課件共140頁，創(chuàng)作于2023年2月分支預(yù)測

Pentium提供一個(gè)稱為分支目標(biāo)緩沖器BTB(BranchTargetBuffer)的小cache來動態(tài)地預(yù)測程序分支，當(dāng) 一條指令導(dǎo)致程序分支時(shí)，BTB記憶下 這條指令和分支目標(biāo)的地址，并用這些 信息預(yù)測這條指令再次產(chǎn)生分支時(shí)的路 徑，預(yù)先從此處預(yù)取，保證流水線的指 令預(yù)取步驟不會空置。

返回第126頁，課件共140頁，創(chuàng)作于2023年2月快速執(zhí)行引擎及雙倍算術(shù)邏輯單元架構(gòu)P4(Willamette)的核心結(jié)構(gòu)設(shè)計(jì)了兩組獨(dú)立運(yùn)作的ALU，平均1/2個(gè)頻率周期就可以完成一個(gè)算術(shù)邏輯指令，因此，加倍了CPU運(yùn)作的整體速度。返回第127頁，課件共140頁，創(chuàng)作于2023年2月Itanium具有充裕的寄存器組

Itanium共有128個(gè)浮點(diǎn)寄存器和128個(gè)整數(shù)寄存器，即使在每個(gè)時(shí)鐘周期完成20個(gè)操作的忙碌情況下，也不會出現(xiàn)CPU內(nèi)部寄存器不夠用的情況，這在Itanium浮點(diǎn)能力超群的情況下，大大減少了等待的可能性，提高了執(zhí)行效率。為了同時(shí)運(yùn)行多個(gè)不同的軟件，Itanium的寄存器組還能夠進(jìn)行更迭操