第二章邏輯門電路基礎(chǔ)

第二章邏輯門電路基礎(chǔ)第1頁，課件共79頁，創(chuàng)作于2023年2月作業(yè)2-22-32-5(1,2)2-182-19(c,d,e)5第2頁，課件共79頁，創(chuàng)作于2023年2月本章主要內(nèi)容第一節(jié)二極管、三極管的開關(guān)特性第二節(jié)二極管邏輯門電路第三節(jié)TTL邏輯門電路第四節(jié)射極耦合邏輯門電路第五節(jié)CMOS邏輯門電路第六節(jié)各種邏輯的門電路之間的接口問題5第3頁，課件共79頁，創(chuàng)作于2023年2月第一節(jié)二極管、三極管的開關(guān)特性一、二極管的開關(guān)特性（一）二極管的靜態(tài)開關(guān)特性（二）二極管的動態(tài)開關(guān)特性（三）二極管的近似直流等效電路5第4頁，課件共79頁，創(chuàng)作于2023年2月5（一）二極管的靜態(tài)開關(guān)特性

二極管正偏時導(dǎo)通，管壓降為0V，流過二極管的電流大小決定于外電路，相當(dāng)于開關(guān)閉合。二極管反偏時截止，流過二極管的電流為0，相當(dāng)于開關(guān)打開，二極管兩端電壓的大小決定于外電路。這就是二極管的靜態(tài)開關(guān)特性。

二極管的靜態(tài)開關(guān)特性是指二極管穩(wěn)定地處于導(dǎo)通和穩(wěn)定處于截止時的特性。第5頁，課件共79頁，創(chuàng)作于2023年2月（二）二極管的動態(tài)開關(guān)特性給二極管電路加入一個方波信號，電流的波形怎樣呢？

二極管的動態(tài)開關(guān)特性是指二極管從一個狀態(tài)到另一個狀態(tài)的過渡過程中的特性。5第6頁，課件共79頁，創(chuàng)作于2023年2月5tre＝ts十tt稱為反向恢復(fù)時間ts為存儲時間tt為渡越時間1.反向恢復(fù)過程通常把二極管從正向?qū)ㄞD(zhuǎn)為反向截止所經(jīng)歷的轉(zhuǎn)換過程稱為反向恢復(fù)過程。

第7頁，課件共79頁，創(chuàng)作于2023年2月產(chǎn)生反向恢復(fù)過程的原因：電荷存儲效應(yīng)反向恢復(fù)時間tre就是存儲電荷消散所需要的時間。

同理，二極管從截止轉(zhuǎn)為正向?qū)ㄒ残枰獣r間，這段時間稱為開通時間。開通時間比反向恢復(fù)時間要小得多，一般可以忽略不計。5第8頁，課件共79頁，創(chuàng)作于2023年2月2.對輸入信號vi的要求輸入信號vi的負(fù)半周的寬度應(yīng)大于tre，這樣二極管才具有單向?qū)щ娦?。若小于，二極管還沒有到達(dá)截止?fàn)顟B(tài)，就又必須隨輸入脈沖而導(dǎo)通，從而失去單向?qū)щ娦浴］斎胄盘杤i的正半周的寬度要求比較低。輸入信號vi的頻率不可太高，由tre時間決定。5第9頁，課件共79頁，創(chuàng)作于2023年2月（三）二極管的近似直流等效電路正向時反向時5第10頁，課件共79頁，創(chuàng)作于2023年2月二、雙極型三極管的開關(guān)特性（一）雙極型三極管的靜態(tài)開關(guān)特性（二）雙極型三極管的動態(tài)開關(guān)特性

三極管的動態(tài)開關(guān)特性是指三極管從一個狀態(tài)到另一個狀態(tài)的過渡過程中的特性。

三極管的靜態(tài)開關(guān)特性是指三極管穩(wěn)定地處于飽和或截止?fàn)顟B(tài)時的特性。5（三）三極管的的似直流等效電路第11頁，課件共79頁，創(chuàng)作于2023年2月（一）雙極型三極管的靜態(tài)開關(guān)特性判斷三極管工作狀態(tài)的解題思路：（1）把三極管從電路中拿走，在此電路拓?fù)浣Y(jié)構(gòu)下求三極管的發(fā)射結(jié)電壓，若發(fā)射結(jié)反偏或零偏或小于死區(qū)電壓值，則三極管截止。若發(fā)射結(jié)正偏，則三極管可能處于放大狀態(tài)或處于飽和狀態(tài)，需要進(jìn)一步判斷。進(jìn)入步驟（2）。（2）把三極管放入電路中，電路的拓?fù)浣Y(jié)構(gòu)回到從前。假設(shè)三極管處于臨界飽和狀態(tài)（三極管既可以認(rèn)為是處于飽和狀態(tài)也可以認(rèn)為是處于放大狀態(tài)，在放大區(qū)和飽和區(qū)的交界區(qū)域，此時三極管既有飽和狀態(tài)時的特征VCES=0.3V，又有放大狀態(tài)時的特征IC=?IB），求此時三極管的集電極臨界飽和電流ICS，進(jìn)而求出基極臨界飽和電流IBS。集電極臨界飽和電流ICS是三極管的集電極可能流過的最大電流。（3）在原始電路拓?fù)浣Y(jié)構(gòu)基礎(chǔ)上，求出三極管的基極支路中實際流動的電流iB。（4）比較iB和IBS的大?。喝鬷B>IBS（或者?iB>ICS），則三極管處于飽和狀態(tài)。若iB<IBS（或者?iB<ICS），則三極管處于放大狀態(tài)。5第12頁，課件共79頁，創(chuàng)作于2023年2月例2-1判斷圖電路中三極管的狀態(tài)，其中Rb=2k，RC=2k，VCC=12V，?=50。

將三極管拿開，發(fā)射結(jié)零偏，所以三極管截止。5第13頁，課件共79頁，創(chuàng)作于2023年2月例2-2電路及參數(shù)如圖所示，三極管的VBE=0.7V，β＝60，輸入電壓vi取值3V和-2V。（1）當(dāng)vi＝3V時判斷三極管的狀態(tài)，并求出iC和vo的值。（2）當(dāng)vi＝-2V時判斷三極管的狀態(tài)，并求出iC和vo的值。5第14頁，課件共79頁，創(chuàng)作于2023年2月5解：（1）vi＝3V因為iB＞IBS所以三極管處于飽和狀態(tài)，如右圖中的E點所示。第15頁，課件共79頁，創(chuàng)作于2023年2月（2）vi＝-2V因為vBE<0，反偏，所以三極管處于截止?fàn)顟B(tài)，如右圖中的A點所示。5第16頁，課件共79頁，創(chuàng)作于2023年2月NPN型三極管三種工作狀態(tài)的特點5第17頁，課件共79頁，創(chuàng)作于2023年2月（二）雙極型三極管的動態(tài)開關(guān)特性5第18頁，課件共79頁，創(chuàng)作于2023年2月（1）延遲時間td——從輸入信號vi正跳變的瞬間開始，到集電極電流iC上升到0.1ICS所需的時間

（2）上升時間tr——集電極電流從0.1ICS上升到0.9ICS所需的時間。（3）存儲時間ts——從輸入信號vi下跳變的瞬間開始，到集電極電流iC下降到0.9ICS所需的時間。（4）下降時間tf——集電極電流從0.9ICS下降到0.1ICS所需的時間。

幾個時間概念5第19頁，課件共79頁，創(chuàng)作于2023年2月對輸入脈沖的要求（5）開通時間ton=td+tr（6）關(guān)閉時間toff=ts+tf以保證三極管能可靠進(jìn)入飽和狀態(tài)和截止?fàn)顟B(tài)輸入信號vi的正半周的寬度>ton輸入信號vi的負(fù)半周的寬度>toff幾個時間概念5第20頁，課件共79頁，創(chuàng)作于2023年2月（三）三極管的近似直流等效電路正向時反向時5第21頁，課件共79頁，創(chuàng)作于2023年2月三、MOS管的開關(guān)特性（一）MOS管的靜態(tài)開關(guān)特性vi<VT時，管子截止，vo=VDD；vi>VT時，管子處于線性電阻區(qū)，vo=0。5第22頁，課件共79頁，創(chuàng)作于2023年2月MOS管相當(dāng)于一個由vGS控制的無觸點開關(guān)。MOS管工作在可變電阻區(qū)，相當(dāng)于開關(guān)“閉合”，輸出為低電平。MOS管截止，相當(dāng)于開關(guān)“斷開”輸出為低電平。1.當(dāng)輸入為低電平時：2.當(dāng)輸入為高電平時：（二）MOS管的動態(tài)開關(guān)特性5第23頁，課件共79頁，創(chuàng)作于2023年2月第二節(jié)二極管邏輯門電路概念高電平：電壓在3.5V-5.0V，用H表示低電平：電壓在0V-1.5V，用L表示正邏輯體制負(fù)邏輯體制5第24頁，課件共79頁，創(chuàng)作于2023年2月正邏輯體制和負(fù)邏輯體制正邏輯體制:將高電平用邏輯1表示，低電平用邏輯0表示負(fù)邏輯體制:將高電平用邏輯0表示，低電平用邏輯1表示5第25頁，課件共79頁，創(chuàng)作于2023年2月一、正與門電路5第26頁，課件共79頁，創(chuàng)作于2023年2月正邏輯體制邏輯符號邏輯表達(dá)式5第27頁，課件共79頁，創(chuàng)作于2023年2月負(fù)邏輯體制邏輯符號邏輯表達(dá)式5第28頁，課件共79頁，創(chuàng)作于2023年2月二、正或門電路5第29頁，課件共79頁，創(chuàng)作于2023年2月正邏輯體制負(fù)邏輯體制呢?5第30頁，課件共79頁，創(chuàng)作于2023年2月三、非門電路5第31頁，課件共79頁，創(chuàng)作于2023年2月二極管邏輯門電路，電路結(jié)構(gòu)簡單，簡單的串聯(lián)連接就可以實現(xiàn)更復(fù)雜的邏輯運算，但是這些電路的輸出電阻大，帶載能力差，開關(guān)性能不理想，所以引入TTL邏輯門電路。5第三節(jié)TTL邏輯門電路與非或非第32頁，課件共79頁，創(chuàng)作于2023年2月第三節(jié)TTL邏輯門電路TTL集成電路分為：74系列：用于民用電子產(chǎn)品的設(shè)計和生產(chǎn)，工作溫度為0-70℃。54系列：用于軍用電子產(chǎn)品的設(shè)計和生產(chǎn)，工作溫度為-55-+125℃。TTL的含義：TransistorTransistorLogic

5

TTL邏輯門電路由若干雙極型三極管(BJT)和電阻組成。第33頁，課件共79頁，創(chuàng)作于2023年2月一、標(biāo)準(zhǔn)生產(chǎn)工藝的TTL非門的工作原理TTL：TransistorTransistorLogic

輸出級T3、D、T4和Rc4構(gòu)成推拉式的輸出級。用于提高開關(guān)速度和帶負(fù)載能力。中間級T2和電阻Rc2、Re2組成，從T2的集電結(jié)和發(fā)射極同時輸出兩個相位相反的信號，作為T3和T4輸出級的驅(qū)動信號；輸入級T1和電阻Rb1組成。用于提高電路的開關(guān)速度5第34頁，課件共79頁，創(chuàng)作于2023年2月5（一）輸入VI為高電平3.6V時VB1=5VVBE1=1.4VVB1=4.3VVB1=2.1V倒置狀態(tài)Vo=0.3VVC2=1V飽和飽和截止截止，輸出為低電平0.3V開門第35頁，課件共79頁，創(chuàng)作于2023年2月5（二）輸入VI為低電平0.3V時VB1=5VVBE1=4.7VVB1=1V飽和Vo=3.6VVB4=5V截止截止飽和導(dǎo)通，輸出為高電平3.6V關(guān)門第36頁，課件共79頁，創(chuàng)作于2023年2月（三）標(biāo)準(zhǔn)生產(chǎn)工藝的TTL非門的電路結(jié)構(gòu)特點1、輸入級采用三極管以提高工作速度。2、采用了推拉式輸出級，輸出阻抗比較小，可迅速給負(fù)載電容充放電,提高開關(guān)速度和帶負(fù)載能力。5第37頁，課件共79頁，創(chuàng)作于2023年2月二、TTL非門的電壓傳輸特性曲線和電路參數(shù)（一）電壓傳輸特性曲線截止區(qū)過渡區(qū)飽和區(qū)5開門關(guān)門輸出高電平標(biāo)準(zhǔn)輸出高電平VSH輸出低電平標(biāo)準(zhǔn)輸出低電平VSL輸入高電平開門電平輸入低電平關(guān)門電平第38頁，課件共79頁，創(chuàng)作于2023年2月（二）從電壓傳輸特性曲線上可以得出的電路參數(shù)1．輸出高電平VOH（2.4V-5V之間，典型值為3.4V）2．標(biāo)準(zhǔn)輸出高電平VSH

VOH（min）（2.4V）3．輸出低電平VOL（0V-0.4V之間，典型值為0.2V）4．標(biāo)準(zhǔn)輸出低電平VSLVOL（max）（0.4V）5．輸入高電平VIH（2V-5V之間）6．輸入高電平的下限VIH（min）(開門電平VON）（2V）7．輸入低電平VIL（0V-0.8V之間）8．輸入低電平的上限VIL（max）（關(guān)門電平VOFF）（0.8V）9．噪聲容限電壓（1）輸入高電平噪聲容限電壓(最大允許負(fù)向干擾電壓)（2）輸入低電平噪聲容限電壓(最大允許正向干擾電壓)5第39頁，課件共79頁，創(chuàng)作于2023年2月輸入高電平噪聲容限最大允許負(fù)向干擾電壓VNH＝VOH（min）-VON＝VOH（min）-VIH（min）＝2.4V-2.0V＝0.4V。輸入低電平噪聲容限最大允許正向干擾電壓VNL＝VOFF-VOL（max）＝VIL（max）-VOL（max）＝0.8V-0.4V＝0.4V。59．噪聲容限電壓0.4V0.8V2.4V2.0V第40頁，課件共79頁，創(chuàng)作于2023年2月三、TTL非門輸入特性和從其上可以得出的參數(shù)5第41頁，課件共79頁，創(chuàng)作于2023年2月1．輸入低電平電流IIL非門輸入特性曲線VB1=1V5

當(dāng)門電路的輸入端接低電平時，從門電路輸入端流出的電流。第42頁，課件共79頁，創(chuàng)作于2023年2月2．輸入高電平電流IIHVB1=2.1V倒置狀態(tài)

輸入高電平電流IIH是三級管VT1的發(fā)射結(jié)反向飽和電流，值很小，幾乎為0。5

當(dāng)門電路的輸入端接高電平時，流入輸入端的電流。第43頁，課件共79頁，創(chuàng)作于2023年2月四、TTL非門的輸入負(fù)載特性和從其上可以得出的參數(shù)vI的極限值為1.4V。5第44頁，課件共79頁，創(chuàng)作于2023年2月1．關(guān)門電阻ROFF2．開門電阻RON三極管VT3處于關(guān)門狀態(tài)SN7404：三極管VT3處于開門狀態(tài)SN7404：Ri應(yīng)該大于480Ω5第45頁，課件共79頁，創(chuàng)作于2023年2月五、TTL非門的輸出負(fù)載特性和從其上可以得出的參數(shù)（一）TTL非門的低電平輸出負(fù)載特性驅(qū)動門負(fù)載門6第46頁，課件共79頁，創(chuàng)作于2023年2月2．最大輸出低電平電流IOL（max)3．輸出低電平時的扇出系數(shù)灌電流負(fù)載1．TTL非門的低電平輸出特性曲線

把驅(qū)動門對應(yīng)標(biāo)準(zhǔn)輸出低電平USL時，灌入其輸出端的電流。6第47頁，課件共79頁，創(chuàng)作于2023年2月（二）TTL非門的高電平輸出負(fù)載特性驅(qū)動門負(fù)載門6第48頁，課件共79頁，創(chuàng)作于2023年2月2．最大輸出高電平電流IOH（max）3．輸出高電平時的扇出系數(shù)1．TTL非門的低電平輸出特性曲線拉電流負(fù)載

把驅(qū)動門對應(yīng)標(biāo)準(zhǔn)輸出高電平USH時拉出其輸出端的電流。6第49頁，課件共79頁，創(chuàng)作于2023年2月（三）扇出系數(shù)

一般NOL≠NOH，常取兩者中的較小值作為門電路的扇出系數(shù)，用NO表示。輸出低電平時的扇出系數(shù)輸出高電平時的扇出系數(shù)6第50頁，課件共79頁，創(chuàng)作于2023年2月六、傳輸延遲時間截止延遲時間tPHL——輸出信號vo由高電平轉(zhuǎn)為低電平的時間。導(dǎo)通延遲時間tPLH——輸出信號vo由低電平轉(zhuǎn)為高電平的時間。一般tPLH>tPHL。非門的傳輸延遲時間tpd是tPHL和tPLH的平均值。

一般TTL非門傳輸延遲時間tpd的值為幾納秒～十幾個納秒。6第51頁，課件共79頁，創(chuàng)作于2023年2月七、功率損耗（功耗）PD和功耗-延時積DP1.功率損耗靜態(tài)功耗：指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時的功耗，即門電路空載時電源總電流ID與電源電壓VDD的乘積，靜態(tài)功耗比較低，因此CMOS電路廣泛用于要求功耗較低或電池供電的設(shè)備，如筆記本、手機(jī)等。動態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時的功耗。靜態(tài)功耗動態(tài)功耗6對于TTL門電路來說，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，主要是動態(tài)功耗。第52頁，課件共79頁，創(chuàng)作于2023年2月2.延時

功耗積是速度功耗綜合性的指標(biāo)。延時

功耗積，用符號DP表示。PD為門電路的功耗一個邏輯門電路的DP值越小，它的特性越接近理想情況。6第53頁，課件共79頁，創(chuàng)作于2023年2月小結(jié)第二章邏輯門電路基礎(chǔ)第一節(jié)二極管、三極管的開關(guān)特性靜態(tài)開關(guān)特性和動態(tài)開關(guān)特性—電子開關(guān)第二節(jié)二極管邏輯門電路高電平、低電平正邏輯體制、負(fù)邏輯體制與門、或門、非門第三節(jié)TTL邏輯門電路標(biāo)準(zhǔn)生產(chǎn)工藝的TTL非門的組成和工作原理主要參數(shù)：VOH、VOL、VSH(VOH(min))、VSL(VOL(max))、VIH、VIL、VON(VIH(min))、VOFF(VIL(max))、VNH、VNL、IIL、IIH、RON、ROFF、NO（NOL、NOH）、tPD、PD、DP第54頁，課件共79頁，創(chuàng)作于2023年2月TTL門電路芯片的封裝八、其它邏輯功能的TTL門電路6第55頁，課件共79頁，創(chuàng)作于2023年2月（一）TTL正與非門6第56頁，課件共79頁，創(chuàng)作于2023年2月（二）TTL正或非門6A+BA+B第57頁，課件共79頁，創(chuàng)作于2023年2月（三）TTL正與或非門6AB+CDAB+CD第58頁，課件共79頁，創(chuàng)作于2023年2月（四）TTL異或門6A+BABAB+A+B第59頁，課件共79頁，創(chuàng)作于2023年2月九、集電極開路（OC）的TTL門電路引入（一）普通的TTL門電路輸出端直接相連的后果使得輸出為低電平的邏輯門的輸出級損壞6第60頁，課件共79頁，創(chuàng)作于2023年2月（二）集電極開路的TTL門電路6第61頁，課件共79頁，創(chuàng)作于2023年2月（三）集電極開路的TTL門電路可以實現(xiàn)線與運算使用時的外電路連接上拉電阻RP線與可以實現(xiàn)與或非運算6第62頁，課件共79頁，創(chuàng)作于2023年2月外接上拉電阻值的計算方法

OC門上拉電阻最大值的計算

為保證OC與非門輸出的高電平不低于高電平的下限VOH(min)，Rp的值不能選得太大，即要保證Rp(max)=6第63頁，課件共79頁，創(chuàng)作于2023年2月OC門上拉電阻最小值的計算。

應(yīng)當(dāng)確保在最不利的情況下，即只有一個OC與非門的輸出級三極管T3處于飽和狀態(tài)。這時所有負(fù)載電流全部流入唯一的那個處于飽和狀態(tài)的輸出級三極管T3的集電極，輸出的低電平要低于輸出低電平的上限VOL(max)。Rp(min)=OC門上拉電阻RP的取值應(yīng)在RP（min）和RP（max）之間6第64頁，課件共79頁，創(chuàng)作于2023年2月特別提醒：在上面計算上拉電阻最小值和最大值時，應(yīng)使驅(qū)動門的輸出高、低電平滿足其要求，而不是以輸入門的輸入高、低電平滿足其要求。因為，還要考慮連接輸入和輸出信號的導(dǎo)線上應(yīng)該有一定的抗干擾能力。6第65頁，課件共79頁，創(chuàng)作于2023年2月十、TTL三態(tài)輸出門電路*（一）TTL三態(tài)輸出的與非門電路的工作原理三態(tài)門的真值表三態(tài)門的邏輯符號6第66頁，課件共79頁，創(chuàng)作于2023年2月（二）TTL三態(tài)輸出門電路的應(yīng)用六個子部件兩兩之間建立連接六個子部件通過總線建立連接單向總線三態(tài)門實現(xiàn)數(shù)據(jù)雙向傳輸6第67頁，課件共79頁，創(chuàng)作于2023年2月十一、其它生產(chǎn)工藝類型的TTL門電路6第68頁，課件共79頁，創(chuàng)作于2023年2月第五節(jié)CMOS門電路一、CMOS反相器--complementary工作管負(fù)載管CMOS邏輯門電路是由N溝道MOSFET和P溝道MOSFET互補(bǔ)而成。VTN=2VVTP=-2V1.CMOS反相器的結(jié)構(gòu)和工作原理6第69頁，課件共79頁，創(chuàng)作于2023年2月2.CMOS的特點3.CMOS的電壓傳輸特性（1）工作速度快（2）靜態(tài)功耗低（3）扇出系數(shù)大6第70頁，課件共79頁，創(chuàng)作于2023年2月二、其它的CMOS門電路（一）CMOS傳輸門

邏輯符號電路

傳輸門中TP和TN的襯底分別接-5V和+5V，輸入信號的變化范圍為-5V~+5V。C=0的電平值為-5V，C=1的電平值為+5V，開啟電壓VVTN=3V，VVTP=-3V。當(dāng)C=0時，TP和TN均截止，TG關(guān)閉C=1時，TG工作。6雙向模擬開關(guān)第71頁，課件共79頁，創(chuàng)作于2023年2月（二）CMOS與非門1.電路結(jié)構(gòu)2.工作原理VTN=2VVTP=-2V6第72頁，課件共79頁，創(chuàng)作于2023年2月（三）CMOS或非門1.電路結(jié)構(gòu)2.工作原理VTN=2VVTP=-2V6第73頁，課件共79頁，創(chuàng)作于2023年2月（四）CMOS異或門1.電路結(jié)構(gòu)6第74頁，課件共79頁，創(chuàng)作于2023年2月2.驅(qū)動器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。在數(shù)字電路或系統(tǒng)的設(shè)計中，往往將TTL和CMOS兩種器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。由于每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時，驅(qū)動器件和負(fù)載器件要滿足以下兩個條件：1.驅(qū)動器件必須對負(fù)載器件提供足夠大的拉電流和灌電流（屬于門電路