2023年FPGA技術(shù)調(diào)研報(bào)告

第10頁共24第10頁共24頁2023FPGA1．引言現(xiàn)場(chǎng)可編程門陣列(Fieldprogrammablegatearrays，F(xiàn)PGA)是一種可編程使用的信號(hào)處理器件，用戶可通過轉(zhuǎn)變配置信息對(duì)其功能進(jìn)展定義，以滿足設(shè)計(jì)需求。與傳統(tǒng)數(shù)字電路系統(tǒng)相比，F(xiàn)PGA/輸出端口，將原來電路板級(jí)的設(shè)計(jì)放在芯片中進(jìn)展，提高了電路性能，降低了印刷電路板設(shè)計(jì)的工作量和難FPGA削減對(duì)所需器件品種的需求，有助于降低電路板的體積重量；增加了電路板完成后再修改設(shè)計(jì)的敏捷性；設(shè)計(jì)修改敏捷，有助于縮短產(chǎn)品交付時(shí)間；器件削減后，焊點(diǎn)削減，從而可提高牢靠度。尤其值得一提的是，在電PCBFPGA的最正確實(shí)現(xiàn)途徑。使用商用FPGAFPGA內(nèi)豐富的規(guī)律資源，進(jìn)展片內(nèi)冗余容錯(cuò)設(shè)計(jì)，是滿足星載電子系統(tǒng)牢靠性要求的一個(gè)好方法。目前，隨著對(duì)衛(wèi)星技術(shù)的不斷進(jìn)展、用戶技術(shù)指標(biāo)的不斷提高以及市場(chǎng)競(jìng)爭(zhēng)的日益劇烈，功能度集成和輕小型化已經(jīng)成為星載電子設(shè)備的一個(gè)主流趨勢(shì)。承受小型化技術(shù)能夠使星載電子設(shè)備體積減小、重量減輕、功耗降低，提高航天器承載有效載荷的力量以及成效比。承受高功能集成的小型化器件，可以減小印制板的尺寸，削減焊盤數(shù)量，還有利于充分利用冗余技術(shù)提高系統(tǒng)的容錯(cuò)力量。星載數(shù)字電路小型化的關(guān)鍵是器件選用，包括嵌人式高集FPGA方式。目前，在航天遙感器的設(shè)計(jì)中，F(xiàn)PGACPUFPGAFPGAFPGA及其設(shè)計(jì)的要求，重點(diǎn)分析了空間輻射效應(yīng)對(duì)FPGA牢靠性的影響，并總結(jié)了提高FPGA抗輻照的牢靠性設(shè)計(jì)方法。最終，對(duì)航天應(yīng)用FPGA的進(jìn)展進(jìn)展了展望。FPGAActel程反熔絲型FPGA，一種是以Xilinx公司產(chǎn)品為代表的基于SRAM的可重配置FPGA。FPGAFPGAFPGAFPGA,如SRAMFPGA、FlashFPGA，F(xiàn)PGA(ISP,Insystemprogramming)力量。FPGA此類產(chǎn)品承受反熔絲開關(guān)元件，具有體積小、幅員面積小、低抗輻射抗干PROMEPROM，掉電后電路的配置數(shù)據(jù)不會(huì)喪失，上電后即可工作，適用于航天、軍事、工業(yè)等各領(lǐng)域。這類產(chǎn)品中，具有代表性并已取得航天應(yīng)用成功閱歷的產(chǎn)品是ACTEL公司的抗輻射加固反熔絲型FPGA。與傳統(tǒng)FPGA平面型散布的規(guī)律模塊、連線、開關(guān)矩陣的布位于上下規(guī)律模塊層之間、金屬對(duì)金屬的可編程反熔絲內(nèi)部連接元件實(shí)現(xiàn)器件的連接，減小了通道和布線資源所占用的空間。在編程之前，該連接元件為開路狀態(tài)，編程時(shí)，反熔絲構(gòu)造局部的小區(qū)域內(nèi)具有足夠高的電流密度，瞬間產(chǎn)生較大的熱功耗，溶化絕緣層介質(zhì)形成永久性通路。FPGA配置程存放在FPGA外的存儲(chǔ)器中，系統(tǒng)上電時(shí)，配置程加載到FPGA中完成硬件功能的定制化。其中，SRAMFPGA上電后重由外部存儲(chǔ)器加載。FlashEPROMFPGASRAMFPGAFPGA據(jù)存儲(chǔ)在FPGA內(nèi)的SRAM存儲(chǔ)器中，可編程規(guī)律開關(guān)承受多路選擇器實(shí)現(xiàn)，內(nèi)敏感型半導(dǎo)體構(gòu)造。因此，在航天應(yīng)用中要特別留意。具有代表性的、并取得XilinxSRAMVirtexFPGA品。FPGA60FPGA，軍FPGA。ActeFPGAActelFPGA1997FPGANASA、ESAActel6漫游器〔ExplorerRover〕ActelESA的火星快車軌道衛(wèi)星中，固態(tài)記錄器使用了20多個(gè)ActelFPGA器件。FPGA(DLR)雙光譜紅外探測(cè)(BIRD)衛(wèi)星BIRD大事，如森林山火、火山活動(dòng)、油井和煤層燃燒等。超過20個(gè)高牢靠性FPGA用干衛(wèi)星有效載荷數(shù)據(jù)處理、存儲(chǔ)器治理、接口和掌握、協(xié)處理以及紅外攝影機(jī)的傳感器掌握等多個(gè)關(guān)鍵性功能中。XilinxFPGAACTELXilinx其功能強(qiáng)大、性能高、可重配置的民用塑封產(chǎn)品向宇航級(jí)產(chǎn)品的過渡、全面FPGA得越來越廣泛的應(yīng)用。FPGA2023信衛(wèi)星OptusCL，在衛(wèi)星的UHF有效載荷中，XilinxVirtexFPGA(XQVB300〕用XilinxIPXilinxFPGAXQR4062XL2023Fedsat〔聯(lián)合衛(wèi)星，用于爭(zhēng)論磁層〕的高性能計(jì)算有效載荷。HPC-1FPGARCT。目前正RHC-IIXilinxFPGA此外，GRACE(NASA〕XQR4O36XLSpiritXilinxFPGA掌握和其他儀表中，44000FPGAXQR4062XL器的關(guān)鍵點(diǎn)火設(shè)備，保證著陸器按規(guī)定程序下降及成功著陸。歐洲第一個(gè)彗星45FPGA，ACTELRT14I00A，擔(dān)當(dāng)了掌握、數(shù)據(jù)治理、電源治理等重要功能，并且飛行中任何一片F(xiàn)PGA都不得斷電。XilinxVirtex-5QVFPGA，TID700kraD，SEU〔Sin-gleEventUpset，單粒子翻轉(zhuǎn)〕閂鎖〔LatchUp〕耐性100MeVcM2/Mg，主要面對(duì)人造衛(wèi)星和宇宙飛船上的遙感處理、圖像處理133.125Gbit/sDSPFPGA輻射效應(yīng)及其影響航天、空間電子設(shè)備由于其所處的軌道以及使用環(huán)境的不同,受到的輻射影FPGA(TID:TotalionizingDose)、單粒子翻轉(zhuǎn)(SEU:Singleeventupset)、單粒子閂鎖(SEL:Singleeventlatchup)、單粒子功能中斷(SEFI:Singleeventfunc-tionalinterrupt)、單粒子燒毀(SEB:Singleeventburnout)、單粒子瞬態(tài)脈沖FPGA同。終形成氧化物陷阱電荷或者在氧化層與半導(dǎo)體材料的界面處形成界面陷阱電荷，使器件的性能降低甚至失效。PN在重粒子運(yùn)動(dòng)軌跡四周形成的電荷被靈敏電極收集并行成瞬態(tài)電流，假設(shè)電流FPGAFPGADCM、CLB、塊存儲(chǔ)區(qū)域。PNPN電壓才能退出閂鎖狀態(tài)。中斷正常的掌握功能。FPGASelectMAPJATAG單粒子燒毀：入射粒子產(chǎn)生的瞬態(tài)電流導(dǎo)致敏感的寄生雙極結(jié)晶體管導(dǎo)通。造成漏極和源極的永久短路，燒毀電路。FPGA單粒子瞬態(tài)脈沖：帶電粒子入射產(chǎn)生的瞬態(tài)電流脈沖影響到下一級(jí)規(guī)律電路FPGA路的短時(shí)錯(cuò)誤。單粒子瞬態(tài)脈沖對(duì)于＜0.25MFPGA群、引起的永久性損傷。、SEBSEGRSELSEUSETFPGASEUSET針對(duì)單粒子效應(yīng)的問題，MAPLD、NSREC、RADECS200kradSELSEU、SET、SEFLFPGA在航天、空間電子設(shè)備中，F(xiàn)PGASOCFPGA依據(jù)功能及其重要性的不同，空間電子系統(tǒng)設(shè)計(jì)分為關(guān)鍵與非關(guān)鍵兩大類，F(xiàn)PGAFPGAFPGA系統(tǒng)而異，如測(cè)量區(qū)分率、帶寬、高速存儲(chǔ)、容錯(cuò)力量等?，F(xiàn)。FPGAFPGA設(shè)計(jì)技術(shù)較為徹底地解決了單粒子效應(yīng)防護(hù)問題。一般從以下幾個(gè)方面進(jìn)展設(shè)牢靠性的監(jiān)測(cè)模塊。整體加固設(shè)計(jì)是指在電子設(shè)備的外面承受肯定厚度的材料進(jìn)展整體輻射屏蔽，削減設(shè)備所受的輻射效應(yīng)，常常承受的材料有鋁、鉭和脂類化合物等。這種方法在航天電子元器件中使用較多，也比較成熟。例如，作為美國軍用微電Honeywell，ASICAeroflexASIC的技術(shù)線路，既有利于擺脫工藝加固對(duì)器件進(jìn)展的約束，又有利于滿足用戶對(duì)先進(jìn)加固器件的需求，降低本錢，縮短供貨時(shí)間。AtmelCMOSEEPROMCMOS藝。國內(nèi)從事軍用微電子器件研制的單位很多，包括國有科研單位和非國有ICICASIC。例如，Xilinxvirtex-II產(chǎn)品是在軍品等級(jí)器件的根底上進(jìn)一步承受外延襯底設(shè)計(jì)，抗總劑量電離效應(yīng)MIL-STD-883Method1019自檢模塊的目的是通過某些模塊的正常運(yùn)行來推測(cè)整個(gè)FPGA運(yùn)行的正常多模冗余模塊表決結(jié)果或者余數(shù)檢測(cè)法以及奇偶校驗(yàn)法等其他產(chǎn)生的結(jié)果直接供給輸出。FPGAFPGA成的運(yùn)行失常。其中，冗余設(shè)計(jì)方法是被公認(rèn)為比較牢靠的應(yīng)付輻射效應(yīng)的方(TMR，Triplemoduleredundancy)和局部三模TMR性，但也會(huì)使模塊速度降低、占用資源和功率增加。綜合考慮其他設(shè)計(jì)指標(biāo)，可以依據(jù)實(shí)際狀況對(duì)關(guān)鍵局部使用局部三模冗余法。FPGA的可能性。除此之外，星載系統(tǒng)無人值守的運(yùn)行特點(diǎn)使得系統(tǒng)重構(gòu)與故障恢復(fù)也格外困難。SEU現(xiàn)方式、加載內(nèi)容進(jìn)展認(rèn)真設(shè)計(jì)，并不是全部的內(nèi)容都可以重加載，也不是全部的內(nèi)容都需要重配置。FPGA影響的配置存儲(chǔ)器按列進(jìn)展讀操作，然后與標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)展比對(duì)，對(duì)消滅錯(cuò)誤的列進(jìn)展局部重配置。SEUSEL。對(duì)輸入輸出腳3I/O資源。假設(shè)SET作用在時(shí)鐘電路或者其他數(shù)據(jù)、掌握線上簡(jiǎn)潔產(chǎn)生短脈沖能信號(hào)。FPGA目前，在深微亞米半導(dǎo)體工藝下，傳統(tǒng)的FPGA設(shè)計(jì)技術(shù)在器件良率、功[9]?；趥鹘y(tǒng)技術(shù)的FPGA仍舊在向高密度、高性能、低功耗的方向進(jìn)展，使得FPGA從最開頭的FPGA3DFPGAFPGA5V3.3V、2.5Vl.8V；從使用總劑量加固FPGA進(jìn)展到使用耐總劑量FPGA產(chǎn)品；TMRFPGA；SRAM/EEPROMFPGA。SEUFPGASEUFPGAASIC結(jié)論FPGAFPGAFPGAFPGA即現(xiàn)場(chǎng)可編程門陣列，它是在、GAL、CPLD(ASIC)領(lǐng)域中的一種半定制電路而消滅的，既解決了定制電路的缺乏，又抑制了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA60FPGAFPGA22FPGAFPGA約50億美元左右，其中中國約15億美元。由于行業(yè)的技術(shù)以及資本門檻比較15FPGA2%。FPGA2023FPGA些是逆向工程的產(chǎn)物，或商業(yè)收購的結(jié)果。雖然在很多方面，自主FPGA已經(jīng)解決了有無的問題。不過，在商用領(lǐng)域，F(xiàn)PGAFPGA市場(chǎng)60AI+5G10.22%。FPGAFPGA40%左右，這5G+AICAGR13.1%。從供給鏈角度看，F(xiàn)PGAIDM)，F(xiàn)PGAFPGA7FPGA后。FPGA府對(duì)國有半導(dǎo)體產(chǎn)業(yè)會(huì)有肯定力度的扶持。FPGAFPGA5G+AI帶來FPGAFPGA在電子通信領(lǐng)域增加帶寬的應(yīng)用有望得到快速擴(kuò)張，以5G+AI為主要擔(dān)。全世界范圍內(nèi)城市和農(nóng)村地區(qū)的網(wǎng)絡(luò)用戶數(shù)量都在不斷增長，導(dǎo)致了諸如FPGAFPGAs完成系統(tǒng)設(shè)計(jì)。將硬IP集成到公共接口和處理功能中大大提高了FPGA在網(wǎng)絡(luò)應(yīng)用中的生產(chǎn)率。此外，硅工藝的引入極大增加了規(guī)律單元的最大數(shù)量。這些特性使得FPGAFPGA到了越來越多的異構(gòu)計(jì)算方面的青睞。人工智能算法所需要的簡(jiǎn)單并行電路的FPGAFPGA計(jì)算芯片布滿規(guī)律單元陣列，內(nèi)部包括可配置規(guī)律模塊，輸入輸出模塊和內(nèi)部連線三個(gè)局部，相互之間既可實(shí)現(xiàn)組合規(guī)律功能又可實(shí)現(xiàn)時(shí)序規(guī)律內(nèi)存的訪問。FPGA在本質(zhì)上是用硬件來實(shí)現(xiàn)軟件的算法，因此在實(shí)現(xiàn)簡(jiǎn)單算法方面有一些難度。FPGACISC50%。1GHz3GHzFPGA500MHzFPGAAltera，F(xiàn)PGAFPGAFPGA+FPGA度學(xué)習(xí)領(lǐng)域，將會(huì)是將來的一個(gè)重要進(jìn)展方向。5GFPGABBU射頻前端信號(hào)在轉(zhuǎn)化為數(shù)字信號(hào)后，需要使用FPGA來計(jì)算。FPGA供給軟HDLFPGA速度已經(jīng)顯著增加。FPGADSPFPGAFPGADSP市場(chǎng)成功率?；镜慕ㄔO(shè)帶動(dòng)FPGA增長小基站需求快速增長，出貨量將超過2023萬個(gè)。來的5年時(shí)間里，運(yùn)營商對(duì)于宏基站、小基站的需求將會(huì)是迅猛式，同時(shí)了2023,5G50002023560%。美國無線通信和互聯(lián)網(wǎng)協(xié)會(huì)(CTIA)近日發(fā)站總數(shù)量是32.3448萬個(gè)，在過去的10年時(shí)間中增加了52%;而且尤其這得一20231.320238.6560%，5G速。FPGAFPGAFPGA，由于核心網(wǎng)所處理的協(xié)議其實(shí)2G-3G-4G5G，其標(biāo)準(zhǔn)的核心局部實(shí)際上主要表達(dá)在物理層和規(guī)律層，而這些功能主要在管道(基搶占產(chǎn)品和技術(shù)的制高點(diǎn)，甚至在標(biāo)準(zhǔn)還未凍結(jié)之前就推出原型樣機(jī)甚至小批FPGAFPGAFPGAFPGA基站側(cè)用的FPGA總價(jià)高，隨著5G部署，全球基站數(shù)有望破億。完全統(tǒng)計(jì)，全球存量基站有數(shù)千萬(5G10FPGAFPGA議、局部算法和規(guī)律掌握，接口速率更是一個(gè)重要的考慮。千甚至上萬人民幣的芯片，最多在初期原型驗(yàn)證用，不會(huì)大規(guī)模發(fā)貨。FPGA5GFPGA4G1.7，F(xiàn)PGA4G10005GFPGA100wind20234G15110005G3005GFPGA將迎來迅猛的增長。英特爾FPGA英特爾FPGAFPGAFPGA技術(shù)為核心的科技創(chuàng)中心。中心將全力助推中國FPGA生態(tài)建設(shè)，培育統(tǒng)產(chǎn)業(yè)深度融合，為一輪科技創(chuàng)添加動(dòng)能。FPGA即現(xiàn)場(chǎng)可編程門陣列，它是在、GAL、CPLD(ASIC)領(lǐng)域中的一種半定制電路而消滅的，既解決了定制電路的缺乏，又抑制了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA。用領(lǐng)域包括航空航天/國防、消費(fèi)電子、工業(yè)、電子通訊等。架構(gòu)方面，F(xiàn)PGA擁有大量的可編程規(guī)律單元，可以依據(jù)客戶定制來做針對(duì)FPGACPUGPU，:FPGAIO。換句話說，F(xiàn)PGACPUGPUCPU而使用FPGA的話，數(shù)據(jù)I/O接口進(jìn)入FPGA，在里面解幀后進(jìn)展數(shù)據(jù)處理或PCIECPUDMACPUFPGACPUCPUFPGA編程重組電路，直接生成專用電路，加上電路并行性，可能做這個(gè)特定運(yùn)算只需要一個(gè)時(shí)鐘周期。FPGA256FPGACPU量。200MHz，CPU30，F(xiàn)PGA。可以看到，F(xiàn)PGACPUFPGA60AI+5G10.22%。FPGAFPGA40%左右，這5G+AI，CAGR13.1%。從供給鏈角度看，F(xiàn)PGAIntelIDM)，F(xiàn)PGAFPGA7nmXilinxAlteraIntelXilinx72%。FPGA后。FPGA府對(duì)國有半導(dǎo)體產(chǎn)業(yè)會(huì)有肯定力度的扶持。FPGAFPGA路、西安智多晶等，但是同國外領(lǐng)先廠商相比，國產(chǎn)FPGA廠商不管從產(chǎn)品性能、功耗、功能上都有較大差距。▌5G+AIFPGA5G+AIFPGA的不斷增長增加了電子通訊網(wǎng)絡(luò)的負(fù)擔(dān)。全世界范圍內(nèi)城市和農(nóng)村地區(qū)的網(wǎng)絡(luò)用戶數(shù)量都在不斷增長，導(dǎo)致了諸如需求。FPGAsFPGAs完成系統(tǒng)設(shè)計(jì)。FPGA率。FPGA在電信行業(yè)的應(yīng)用中具有吸引力。的青睞。人工智能算法所需要的簡(jiǎn)單并行電路的設(shè)計(jì)思路適合用FPGA實(shí)現(xiàn)。FPGA計(jì)算芯片布滿規(guī)律單元陣列，內(nèi)部包括可配置規(guī)律模塊，輸入輸出功能的獨(dú)立根本規(guī)律單元。FPGA質(zhì)上是用硬件來實(shí)現(xiàn)軟件的算法，因此在實(shí)現(xiàn)簡(jiǎn)單算法方面有一些難度。FPGA相對(duì)于CPU與GPU有明顯的能耗優(yōu)勢(shì)，主要有兩個(gè)緣由。首