16位超前進(jìn)位加法器實(shí)驗(yàn)報(bào)告

-.z.實(shí)驗(yàn)名稱(chēng)：十六位超前進(jìn)位加法器實(shí)驗(yàn)?zāi)康脑O(shè)計(jì)、驗(yàn)證并優(yōu)化16位超前進(jìn)位加法器的邏輯功能。實(shí)驗(yàn)原理1、1位全加器原理全加器的求和輸出信號(hào)和進(jìn)位信號(hào)，定義為輸入變量A、B、C的兩種組合布爾函數(shù)：求和輸出信號(hào)=A⊕B⊕C進(jìn)位信號(hào)=AB+AC+BC實(shí)現(xiàn)這兩個(gè)函數(shù)的門(mén)級(jí)電路如下圖。并不是單獨(dú)實(shí)現(xiàn)這兩個(gè)函數(shù)，而是用進(jìn)位信號(hào)來(lái)產(chǎn)生求和輸出信號(hào)。這樣可以減少電路的復(fù)雜度，因此節(jié)省了芯片面積。上述全加器電路可以用作一般的n位二進(jìn)制加法器的基本組合模塊，它允許兩個(gè)n位的二進(jìn)制數(shù)作為輸入，在輸出端產(chǎn)生二進(jìn)制和。最簡(jiǎn)單的n位加法器可由全加器串聯(lián)構(gòu)成，這里每級(jí)加法器實(shí)現(xiàn)兩位加法運(yùn)算，產(chǎn)生相應(yīng)求和位，再將進(jìn)位輸出傳到下一級(jí)。這樣串聯(lián)的加法器結(jié)構(gòu)稱(chēng)為并行加法器，但其整體速度明顯受限于進(jìn)位鏈中進(jìn)位信號(hào)的延遲。因此，為了能夠減少?gòu)淖畹陀行坏阶罡哂行坏淖顗那闆r進(jìn)位傳播延時(shí)，最終選擇的電路是十六位超前加法器。2、超前進(jìn)位加法器原理超前進(jìn)位加法器的結(jié)構(gòu)如下圖。超前進(jìn)位加法器的每一位由一個(gè)改進(jìn)型全加器產(chǎn)生一個(gè)進(jìn)位信號(hào)gi和一個(gè)進(jìn)位傳播信號(hào)pi，其中全加器的輸入為Ai和Bi，產(chǎn)生的等式為：改進(jìn)的全加器的進(jìn)位輸出可由一個(gè)進(jìn)位信號(hào)和一個(gè)進(jìn)位傳輸信號(hào)計(jì)算得出，因此進(jìn)位信號(hào)可改寫(xiě)為：QUOTE式中可以看出，當(dāng)gi=1(Ai=Bi=1)時(shí)，產(chǎn)生進(jìn)位；當(dāng)pi=1(Ai=1或Bi=1)時(shí)，傳輸進(jìn)位輸入，這兩種情況都使得進(jìn)位輸出是1。近似可以得到i+2和i+3級(jí)的進(jìn)位輸出如下：下圖為一個(gè)四位超前進(jìn)位加法器的結(jié)構(gòu)圖。信號(hào)經(jīng)過(guò)pi和gi產(chǎn)生一級(jí)時(shí)延，經(jīng)過(guò)計(jì)算C產(chǎn)生一級(jí)時(shí)延，則A，B輸入一旦產(chǎn)生，首先經(jīng)過(guò)兩級(jí)時(shí)延算出第1輪進(jìn)位值C’不過(guò)這個(gè)值是不正確的。C’再次送入加法器，進(jìn)行第2輪2級(jí)時(shí)延的計(jì)算，算出第2輪進(jìn)位值C，這一次是正確的進(jìn)位值。這里的4個(gè)4位超前進(jìn)位加法器仍是串行的，所以一次計(jì)算經(jīng)過(guò)4級(jí)加法器，一級(jí)加法器有2級(jí)時(shí)延，因此1次計(jì)算一共經(jīng)過(guò)8級(jí)時(shí)延，相比串行加法器里的16級(jí)時(shí)延，速度提高很多。實(shí)驗(yàn)過(guò)程和結(jié)果1、1位改進(jìn)型全加器（1）1位改進(jìn)型全加器電路將原始的一位全加器進(jìn)行改進(jìn)，使其產(chǎn)生一個(gè)進(jìn)位信號(hào)gi和一個(gè)進(jìn)位傳播信號(hào)pi，其中全加器的輸入為Ai和Bi，得到如下電路圖。（2）1位改進(jìn)型全加器邏輯驗(yàn)證在cadence中將導(dǎo)出改進(jìn)型1位全加器的cdl文件，并編寫(xiě)1bit.sp文件用Hspice進(jìn)行仿真驗(yàn)證。仿真結(jié)果如下圖所示，輸入信號(hào)a、b、c都為脈沖信號(hào)，即下圖中第一條和第二條曲線，輸出信號(hào)s為第三條曲線，由圖像可知邏輯功能正確，說(shuō)明改進(jìn)型一位全加器電路邏輯沒(méi)有問(wèn)題。2、4位超前進(jìn)位加法器（1）4位超前進(jìn)位加法器電路將1位改進(jìn)型全加器連接成如下圖的4位超前進(jìn)位加法器，其中電路部每一個(gè)進(jìn)位信號(hào)不是進(jìn)位傳播得到，而使用進(jìn)位信號(hào)和進(jìn)位傳播信號(hào)同時(shí)計(jì)算得到。（2）4位超前進(jìn)位加法器邏輯驗(yàn)證在cadence中將導(dǎo)出4位超前進(jìn)位加法器的cdl文件，并編寫(xiě)4bit.sp文件用Hspice進(jìn)行仿真驗(yàn)證。仿真結(jié)果如下圖。在sp文件中對(duì)B0,B1,B2,B3都輸入5V高電平，對(duì)A1,A2,A3輸入0V低電平，其中A0,C0輸入脈沖信號(hào)，這樣最終的結(jié)果S0,S1,S2,S3會(huì)跟隨A0脈沖信號(hào)的變化而發(fā)生變化。由下圖可知輸出信號(hào)S的各個(gè)位邏輯功能正確3、16位超前進(jìn)位加法器（1）16位超前進(jìn)位加法器電路將4位超前進(jìn)位加法器連接成如下圖的16位超前進(jìn)位加法器，加法器之間為并行連接，前一個(gè)4位超前進(jìn)位加法器的進(jìn)位輸送到下一級(jí)。（2）16位超前進(jìn)位加法器電路邏輯驗(yàn)證在cadence中導(dǎo)出16位超前進(jìn)位加法器的cdl文件，并編寫(xiě)16bit.sp文件用Hspice進(jìn)行仿真驗(yàn)證。仿真結(jié)果如下圖。在sp文件中對(duì)B0,B1,B2,B3,B4,B5,B6,B7,B8,B9,B10,B11,B12,B13,B14,B15都輸入5V高電平，對(duì)A1,A2,A3,A4,A5,A6,A7,A8,A9,A10,A11,A12,A13,A14,A15輸入0V低電平，其中A0,C0輸入脈沖信號(hào)，這樣輸出的結(jié)果S0,S1,S2,S3,S4,S5,S6,S7,S8,S9,S10,S11,S12,S13,S14,S15和進(jìn)位信號(hào)C會(huì)跟隨A0脈沖信號(hào)的變化而發(fā)生變化。由下圖可知輸出信號(hào)S的各個(gè)位邏輯功能正確。但是存在較大的延時(shí)，經(jīng)過(guò)測(cè)量可知延時(shí)為8.294ns。4、16位超前進(jìn)位加法器的優(yōu)化（1）16位超前進(jìn)位加法器優(yōu)化原理由上述結(jié)果可知，由于位數(shù)增加，超前模塊的復(fù)雜度也會(huì)增加，這將反過(guò)來(lái)降低加法運(yùn)算的速度，同時(shí)也有較大的延時(shí)。為了解決這個(gè)問(wèn)題，對(duì)于上述的寬位加法器，使用整組進(jìn)位信號(hào)QUOTE和QUOTE，電路結(jié)構(gòu)如下圖，4組以上的整組進(jìn)位信號(hào)和傳播信號(hào)定義為：上式中每個(gè)4組的進(jìn)位輸出信號(hào)由進(jìn)位信號(hào)表示如下：（2）16位超前進(jìn)位加法器優(yōu)化電路由上述改進(jìn)方法，首先對(duì)4位超前進(jìn)位加法器進(jìn)行修改，使其輸出P,G信號(hào)，同時(shí)對(duì)16位超前進(jìn)位加法器的電路進(jìn)行修改，使其每一位的進(jìn)位信號(hào)都可以直接計(jì)算出來(lái)，而不是依賴(lài)于上一個(gè)加法器，修改結(jié)果如下。（3）16位超前進(jìn)位加法器優(yōu)化電路邏輯驗(yàn)證在cadence中導(dǎo)出修改后的16位超前進(jìn)位加法器的cdl文件，并編寫(xiě)16bit.sp文件用Hspice進(jìn)行仿真驗(yàn)證。仿真結(jié)果如下圖。經(jīng)過(guò)測(cè)量可知延時(shí)為6.623ns。四、實(shí)驗(yàn)體會(huì)本次綜合實(shí)驗(yàn)中，我對(duì)16位超前進(jìn)位加法器進(jìn)行了設(shè)計(jì)、仿真和優(yōu)化，在實(shí)驗(yàn)過(guò)程中也遇到了很多問(wèn)題。最開(kāi)始的時(shí)候我完成改進(jìn)型1位全加器的電路繪制，進(jìn)行仿真時(shí)，用的是cadence中的analogenvironment，但因?yàn)橛捎诠茏右?guī)格還有一些參數(shù)設(shè)置的問(wèn)題，沒(méi)能得到正確的結(jié)果。因此我就改用Hspice仿真，剛開(kāi)始使用Hspice的時(shí)候?qū)p文件的編寫(xiě)還掌握的不是很清楚，通過(guò)對(duì)實(shí)驗(yàn)教程的反復(fù)閱讀，以及學(xué)習(xí)相應(yīng)的語(yǔ)句才清楚了sp文件的書(shū)寫(xiě)方法。由于我對(duì)加法器文件的命名都是數(shù)字開(kāi)頭，比如1位、4位加法器命名為1bit和4bit，這就在編寫(xiě)sp文件的時(shí)候出了一些問(wèn)題，因?yàn)槲也⒉恢酪谖募懊婕由螹，所以在仿真的時(shí)候就一直報(bào)錯(cuò)，后來(lái)詢(xún)問(wèn)了同學(xué)才找到了問(wèn)題所在。通過(guò)對(duì)所繪制電路用Hspice進(jìn)行邏輯驗(yàn)證，不僅讓我熟練掌握了sp文件的編寫(xiě)，對(duì)awanwaves的使用也更加的熟練，因?yàn)橹爸皇窃谡n堂上對(duì)反相器的波形進(jìn)行驗(yàn)證，此次對(duì)16位超前進(jìn)位加法器進(jìn)行邏輯驗(yàn)證，驗(yàn)證結(jié)果就稍微復(fù)雜一些，所以在進(jìn)行波形顯示和