《電工與電子技術(shù)》門電路與組合邏輯電路

第一節(jié)數(shù)字信號與數(shù)字電路第二節(jié)數(shù)制與碼制

第三節(jié)半導(dǎo)體二極管和晶體管的開關(guān)特性第四節(jié)基本邏輯門電路第五節(jié)TTL門電路

第六節(jié)組合邏輯電路第七節(jié)加法器第八節(jié)編碼器

第九節(jié)譯碼器門電路與組合邏輯電路門電路與組合邏輯電路

1．掌握基本門電路的邏輯功能、邏輯符號、真值表和邏輯表達(dá)式；了解TTL門電路、CMOS門電路的特點(diǎn)。

2．會用邏輯代數(shù)的基本運(yùn)算法則化簡邏輯函數(shù)；會分析和設(shè)計簡單的組合邏輯電路。3．理解加法器、編碼器、譯碼器等常用組合邏輯電路的工作原理和功能。第一節(jié)數(shù)字信號與數(shù)字電路一、數(shù)字信號

在數(shù)字電路中采用只有0、1兩種數(shù)值組成的數(shù)字信號。對于數(shù)字信號0和1可以用電位的低和高來表示。

如圖11-1中，（a）所示為數(shù)字信號1101110010；（b）所示是以高電平表示1、低電平表示0的數(shù)字信號波形。圖11-1第一節(jié)數(shù)字信號與數(shù)字電路二、數(shù)字電路對數(shù)字信號進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路通常稱為數(shù)字電路。1．?dāng)?shù)字電路的特點(diǎn)（1）數(shù)字電路中通常采用二進(jìn)制。因此，凡具有兩個穩(wěn)定狀態(tài)的元器件，均可用來表示二進(jìn)制的兩個數(shù)碼。（2）抗干擾能力強(qiáng)、精度高。（3）通用性強(qiáng)。可以采用標(biāo)準(zhǔn)的邏輯部件和可編程邏輯器件來實(shí)現(xiàn)

各種各樣的數(shù)字電路和系統(tǒng)，使用十分方便靈活。

（4）具有“邏輯思維”能力。數(shù)字電路不僅具有算術(shù)運(yùn)算能力，而且還具備一定的“邏輯思維”能力，數(shù)字電路能夠按照人們設(shè)計好的規(guī)則，進(jìn)行邏輯推理和邏輯判斷。第一節(jié)數(shù)字信號與數(shù)字電路2．?dāng)?shù)字電路的分類數(shù)字電路通常分為兩大類，即組合邏輯電路和時序邏輯電路。

如果一個邏輯電路的輸出信號只與當(dāng)時的輸入信號有關(guān)，而與電路原來的狀態(tài)無關(guān)，則稱它為組合邏輯電路。

如果一個邏輯電路的輸出信號有僅與當(dāng)時的輸入信號有關(guān)，而且還與電路原來的狀態(tài)有關(guān)，則稱它為時序邏輯電路。第二節(jié)數(shù)制與碼制一、數(shù)制數(shù)制是計數(shù)的方法，是用一組固定的符號和統(tǒng)一的規(guī)則來表示數(shù)值的方法。1.基本概念數(shù)位：指數(shù)碼在一個數(shù)中的位置?；鶖?shù)：指在某種進(jìn)位計數(shù)制中，數(shù)位上所能使用的數(shù)碼的個數(shù)。例如，十進(jìn)制的基數(shù)是10，八進(jìn)制的基數(shù)是8。位權(quán)：指在某種進(jìn)位計數(shù)制中，數(shù)位所代表的大小。第二節(jié)數(shù)制與碼制舉例說明：第二節(jié)數(shù)制與碼制2.常用進(jìn)制的比較表11-1十進(jìn)制、二進(jìn)制、十六進(jìn)制比較第二節(jié)數(shù)制與碼制表11-2列出了十進(jìn)制和二進(jìn)制、十六進(jìn)制的對照表，便于讀者記憶。第二節(jié)數(shù)制與碼制3.不同數(shù)制間的轉(zhuǎn)換（1）二進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)在已知二進(jìn)制或十六進(jìn)制的數(shù)時，分別寫出其按位權(quán)展開式，數(shù)位和位權(quán)值的乘積稱為加權(quán)系數(shù)。各位加權(quán)系數(shù)相加的和便為對應(yīng)的十進(jìn)制數(shù)。第二節(jié)數(shù)制與碼制（2）十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制和十六進(jìn)制數(shù)

十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制和十六進(jìn)制數(shù)的方法是：整數(shù)部分采用“除基取余法”，小數(shù)部分采用“乘基取整法”。第二節(jié)數(shù)制與碼制第二節(jié)數(shù)制與碼制（3）二—十六進(jìn)制互換轉(zhuǎn)換的方法為：整數(shù)部分從低開始，每4位二進(jìn)制數(shù)為一組，最后一組不足4位時，高位補(bǔ)0補(bǔ)足4位；小數(shù)部分從高位開始，每4位二進(jìn)制數(shù)一組，最后一組不足4位時，低位補(bǔ)0補(bǔ)足4位，然后用對應(yīng)的十六進(jìn)制數(shù)來代替，順序不變。十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)時，將每位十六進(jìn)制數(shù)用4位二進(jìn)制數(shù)來代替，順序不變，便得到了相應(yīng)的二進(jìn)制數(shù)。第二節(jié)數(shù)制與碼制第二節(jié)數(shù)制與碼制二、碼制

采用一定數(shù)量的二進(jìn)制數(shù)碼0和1按一定規(guī)則排列起來表示特定的信息的代碼稱為二進(jìn)制代碼或稱二進(jìn)制碼，建立這種代碼與十進(jìn)制數(shù)值、字母、符號、文字的一一對應(yīng)的關(guān)系稱為編碼。1．二—十進(jìn)制編碼在數(shù)字電路中，通常用四位二進(jìn)制代碼來表示一位十進(jìn)制數(shù)的0～9這十個狀態(tài)，常將這些代碼稱為二—十進(jìn)制代碼（BinaryCodedDecimal，BCD）。換句話說，BCD碼是用四位二進(jìn)制數(shù)來表示一個十進(jìn)制數(shù)的代碼。第二節(jié)數(shù)制與碼制

由于用四位二進(jìn)制數(shù)可以組成16個不同的二進(jìn)制碼組，所以用其中的十個碼組表示十進(jìn)制數(shù)0～9，剩下的六個碼組為多余碼組，又稱為冗余碼組。從十六個二進(jìn)制碼組中任意取十個碼組的方案有很多種，因此產(chǎn)生了多種BCD碼，其中比較常見的BCD碼有8421碼、2421碼、余3碼等。第二節(jié)數(shù)制與碼制2．循環(huán)碼

循環(huán)碼是一種常用的單位距離碼，它的編碼特點(diǎn)是：任何一個相鄰碼組（包括首尾兩個碼組）之間僅有一個碼位不同。用循環(huán)碼來表示十進(jìn)制數(shù)時，為使0和9的碼組只有一個碼位不同，常采用余3循環(huán)碼。它是從四位循環(huán)碼的十六個碼組中去掉首尾各三個碼組而構(gòu)成的。第三節(jié)半導(dǎo)體二極管和晶體管的開關(guān)特性前言：0和1對應(yīng)于數(shù)字電路中電子元件的開關(guān)（即電子開關(guān)的斷開、閉合）兩種狀態(tài)。能實(shí)現(xiàn)開、關(guān)狀態(tài)的電子元件稱為電子開關(guān)。二極管、晶體管和場效應(yīng)晶體管在數(shù)字電路中就是構(gòu)成這種電子開關(guān)的基本開關(guān)元件。一、半導(dǎo)體二極管的開關(guān)特性半導(dǎo)體二極管最顯著的特點(diǎn)就是具有單向?qū)щ娦?，外加正向電壓時二極管導(dǎo)通，外加反向電壓時二極管截止，所以可以將它等效成一個受外加電壓極性控制的開關(guān)。第三節(jié)半導(dǎo)體二極管和晶體管的開關(guān)特性圖11-2二極管開關(guān)電路及直流等效電路第三節(jié)半導(dǎo)體二極管和晶體管的開關(guān)特性過程分析：第三節(jié)半導(dǎo)體二極管和晶體管的開關(guān)特性綜上所述，硅二極管具有如下靜態(tài)開關(guān)特性。第三節(jié)半導(dǎo)體二極管和晶體管的開關(guān)特性二、晶體管的開關(guān)特性

晶體管工作于放大區(qū)的情況已經(jīng)在模擬電路部分進(jìn)行了分析，除了放大作用外，還有另外一個重要用途，就是它的開關(guān)作用。圖11-3晶體管電路和輸出特性曲線第三節(jié)半導(dǎo)體二極管和晶體管的開關(guān)特性1．晶體管工作于放大區(qū)當(dāng)靜態(tài)工作點(diǎn)在直流負(fù)載線中部時，晶體管工作于放大區(qū)。此時，發(fā)射結(jié)正向偏置，集電結(jié)反向偏置。晶體管的電壓與電流有如下關(guān)系第三節(jié)半導(dǎo)體二極管和晶體管的開關(guān)特性2．晶體管工作于飽和區(qū)（相當(dāng)于開關(guān)閉合導(dǎo)通）第三節(jié)半導(dǎo)體二極管和晶體管的開關(guān)特性3．晶體管工作于截止區(qū)（相當(dāng)于開關(guān)斷開截止）第四節(jié)基本邏輯門電路前言：在數(shù)字電路中，門電路是最基本的邏輯元件。所謂門電路，就是一種開關(guān)電路。它具有若干個輸入端和一個輸出端，滿足一定條件是它能允許信號通過，否則信號就通不過。這就好像是滿足一定條件時才開門一樣，故稱為門電路。因?yàn)殚T電路的輸入信號與輸出信號之間存在一定的邏輯關(guān)系，所以門電路又稱為邏輯門電路。最基本的邏輯關(guān)系有三種，即與邏輯、或邏輯、非邏輯，與此相應(yīng)的最基本的邏輯門是與門、或門和非門。由這三種基本門電路可組成各種復(fù)合門電路以及能實(shí)現(xiàn)復(fù)雜邏輯功能的組合邏輯電路。第四節(jié)基本邏輯門電路一、與、或、非邏輯關(guān)系1．與邏輯只有決定事物結(jié)果的全部條件同時具備時，結(jié)果才會發(fā)生。這種因果關(guān)系（或稱邏輯關(guān)系）就是與邏輯。圖11-4與邏輯控制電路第四節(jié)基本邏輯門電路2．或邏輯在決定事物結(jié)果的幾個條件中只要有一個或一個以上條件具備時，結(jié)果就會發(fā)生。這種因果關(guān)系就是或邏輯。圖11-5或邏輯控制電路第四節(jié)基本邏輯門電路3．非邏輯

條件具備了，結(jié)果不發(fā)生；而條件不具備時，結(jié)果卻發(fā)生了。這種因果關(guān)系就是非邏輯。圖11-6非邏輯控制電路第四節(jié)基本邏輯門電路說明：門電路的輸入和輸出信號都是用電位（或叫電平）的高低來表示的，而電位的高低則用1和0兩種狀態(tài)來區(qū)別。若規(guī)定高電位為1，低電位為0，稱為正邏輯系統(tǒng)。若規(guī)定低電位為1，高電位為0，則稱為負(fù)邏輯系統(tǒng)。本書中采用的都是正邏輯。第四節(jié)基本邏輯門電路二、二極管與門（a）二極管與門電路

（b）邏輯符號圖11-7二極管與門電路第四節(jié)基本邏輯門電路過程分析：第四節(jié)基本邏輯門電路綜上所述，只有當(dāng)輸入端全為高電平時，輸出端才是高電平，否則輸出均為低電平，符合與邏輯關(guān)系，因此，圖11-7所示電路是與門電路。

將邏輯電路所有可能的輸入變量和輸出變量之間的邏輯關(guān)系列成表格，稱為邏輯狀態(tài)表（或真值表）。為便于記憶，對與門邏輯關(guān)系可概括為：“全1為1，有0為0”第四節(jié)基本邏輯門電路三、二極管或門（a）二極管或門電路（b）邏輯符號

圖11-8二極管或門電路第四節(jié)基本邏輯門電路過程分析：第四節(jié)基本邏輯門電路綜上所述，只要有一個輸入端為高電平時，輸出就是高電平，只有輸入端均為低電平時輸出才是低電平，符合或邏輯關(guān)系，因此，圖11-8所示電路是或門電路。上述或門電路邏輯狀態(tài)表如表11-6所示。對或門邏輯關(guān)系可概括為：“有1為1，全0為0”第四節(jié)基本邏輯門電路四、晶體管非門（a）晶體管非門電路（b）邏輯符號圖11-9晶體管非門電路第四節(jié)基本邏輯門電路下面來分析非門電路的邏輯功能。晶體管在非門電路中，不是工作在放大狀態(tài)，而是工作在截止和飽和狀態(tài)。第四節(jié)基本邏輯門電路上述分析說明圖11-9（a）所示電路的輸入與輸出是相反的，即輸入為1時，輸出為0；輸入為0時，輸出為1，輸出為輸入的非，實(shí)現(xiàn)了非邏輯關(guān)系，故為非電路。第五節(jié)TTL門電路集成邏輯門電路中，最基本的門電路是與、或、非三種以及他們組成的與非、或非等電路。其中應(yīng)用最普遍的是集成與非門電路。一、TTL與非門1．與非門與非門是有個與門和一個非門直接相連構(gòu)成的。其中與門的輸出連接非門的輸入。與非門的邏輯電路圖和邏輯符號如圖11-10（a）、（b）所示，與非門的邏輯表達(dá)式為（a）邏輯電路圖

（b）邏輯符號圖11-10與非門的邏輯電路圖和邏輯符號第五節(jié)TTL門電路與非門的邏輯關(guān)系可概括為：“有0為1，全1為0”。第五節(jié)TTL門電路2．TTL與非門結(jié)構(gòu)與主要參數(shù)TTL與非門，即晶體管-晶體管邏輯與非門電路的簡稱。TTL與非門電路的結(jié)構(gòu)形式采用了晶體管，其與功能和非功能都是用晶體管實(shí)現(xiàn)的。第五節(jié)TTL門電路TTL與非門的主要參數(shù)有下列5個第五節(jié)TTL門電路第五節(jié)TTL門電路3．TTL集成門使用注意事項(xiàng)（1）TTL集成門電路的電源電壓UCC=5v，且電源的正極和地線不可接錯。

（2）電源接入電路時需進(jìn)行濾波，以防止外來干擾通過電源系進(jìn)入電路。通常是在電路板的電源線上，并接10μF～100μF的電容進(jìn)行低頻濾波；并接0.01μF～0.047μF的電容進(jìn)行高頻濾波。第五節(jié)TTL門電路（3）多余或暫時不用的輸入端可按下述方法處理。

①外界干擾較小時，與門、與非門的閑置輸入端可懸空；或門、或非門的閑置輸入端可接地。

②外界干擾較大時，與門、與非門的閑置輸入端直接接電源UCC。

③如前級的驅(qū)動能力較強(qiáng)時，可將閑置輸入端與同一門的有用輸入端并聯(lián)使用。

④輸出端不允許直接接電源UCC，不允許直接接地，不允許并聯(lián)使用。第五節(jié)TTL門電路二、TTL三態(tài)輸出與非門TTL三態(tài)輸出與非門（簡稱三態(tài)門）是一種受控與非門，且輸出有3種狀態(tài)：高電平1態(tài)，低電平0態(tài)和高阻狀態(tài)（稱為開路狀態(tài)或禁止?fàn)顟B(tài)）。圖11-13是它的邏輯符號。（a）EN高電平有效

（b）EN低電平有效圖11-13三態(tài)門的邏輯符號

第五節(jié)TTL門電路第六節(jié)組合邏輯電路

將基本的邏輯門電路組合起來，以實(shí)現(xiàn)各種復(fù)雜的邏輯功能，就是組合邏輯電路。用邏輯符號表示的邏輯電路，簡稱為邏輯圖。一、邏輯代數(shù)邏輯代數(shù)又稱布爾代數(shù)，它是研究邏輯函數(shù)與邏輯變量之間規(guī)律的一門應(yīng)用數(shù)學(xué)，是分析和設(shè)計數(shù)字邏輯電路的數(shù)學(xué)工具。在邏輯代數(shù)中，輸出邏輯變量和輸入邏輯變量的關(guān)系，叫邏輯函數(shù)，可表示為其中，A、B、C為輸入邏輯變量，Y為輸出邏輯變量。第六節(jié)組合邏輯電路1．常量間的運(yùn)算規(guī)則0和1是邏輯代數(shù)中的兩個惟一的常量，它們的邏輯運(yùn)算如表11-9所示。第六節(jié)組合邏輯電路2．邏輯代數(shù)中的基本定律和公式（如表11-10所示）第六節(jié)組合邏輯電路3．邏輯函數(shù)的化簡要實(shí)現(xiàn)同一種邏輯功能，可以用幾種不同的邏輯電路來實(shí)現(xiàn)，因此，就會有幾種不同的邏輯表達(dá)式，這些表達(dá)式會有簡有繁。一般說，表達(dá)式越簡單，實(shí)現(xiàn)它的邏輯電路就越簡單；同樣，如果已知一個邏輯電路，按其列出的邏輯表達(dá)式越簡單，則越有利于對電路邏輯功能進(jìn)行分析，所以，在數(shù)字電路設(shè)計中，邏輯函數(shù)的化簡是十分重要的環(huán)節(jié)。第六節(jié)組合邏輯電路第六節(jié)組合邏輯電路4．邏輯圖、邏輯表達(dá)式、邏輯狀態(tài)表的相互轉(zhuǎn)換邏輯函數(shù)表達(dá)式、邏輯狀態(tài)表、邏輯圖是反映輸入與輸出邏輯關(guān)系的三種表示方法。要進(jìn)行邏輯電路的分析與設(shè)計，必須掌握這三種表示方法之間的相互轉(zhuǎn)換。（1）將邏輯圖變換成相應(yīng)的邏輯函數(shù)表達(dá)式比較簡單，只要將與門（或與非門）各輸入變量寫成邏輯乘（或邏輯乘的非），就可得到與門輸出端的邏輯表達(dá)式，將或門（或者或非門）各輸入變量寫成邏輯加（或邏輯加的非），就可得到或門輸出端的邏輯表達(dá)式，將非門的輸入變量求反，可得到非門輸出端的邏輯表達(dá)式。由輸入端一直推到輸出端，逐級寫出其邏輯表達(dá)式，即可得到邏輯圖所對應(yīng)的邏輯函數(shù)表達(dá)式。第六節(jié)組合邏輯電路第六節(jié)組合邏輯電路（2）根據(jù)邏輯函數(shù)表達(dá)式填寫邏輯狀態(tài)表。寫出輸入變量的所有組合（2n,n為變量數(shù)）對應(yīng)的輸出值，列成表格，就是邏輯狀態(tài)表。第六節(jié)組合邏輯電路解：表達(dá)式中有三個輸入變量A、B、C有8種組合，用邏輯運(yùn)算的方法求出輸出值，見表11-11。第六節(jié)組合邏輯電路（3）將邏輯狀態(tài)表變換成邏輯函數(shù)表達(dá)式?！纠?1-11】寫出表11-12所示的邏輯函數(shù)表達(dá)式。第六節(jié)組合邏輯電路第六節(jié)組合邏輯電路第六節(jié)組合邏輯電路二、組合邏輯電路分析對一個邏輯電路，找出其輸出與輸入之間的邏輯關(guān)系，用邏輯函數(shù)描述它的工作，評定它的邏輯功能，這是分析組合邏輯電路的目的。分析的步驟大致如下：1.根據(jù)給定的邏輯電路圖，寫出輸出端邏輯表達(dá)式。2.化簡該邏輯函數(shù)表達(dá)式。3.根據(jù)化簡后的邏輯表達(dá)式列出邏輯狀態(tài)表。4.分析該電路所具有的邏輯功能。第六節(jié)組合邏輯電路【例11-13】分析圖11-16的組合邏輯電路。第六節(jié)組合邏輯電路第六節(jié)組合邏輯電路第六節(jié)組合邏輯電路第六節(jié)組合邏輯電路三、組合邏輯電路設(shè)計組合電路的設(shè)計是根據(jù)給定的實(shí)際邏輯問題，設(shè)計邏輯電路，要求設(shè)計出來的邏輯電路，器件的個數(shù)少，可靠性高。一般步驟是：根據(jù)實(shí)際問題的邏輯關(guān)系列出邏輯狀態(tài)表→寫出邏輯表達(dá)式→化簡或變換→畫出邏輯電路圖?！纠?1-14】設(shè)計一個邏輯電路供三人（A、B、C）表決使用。每人有一按鍵，如表示贊成，就按下此鍵，表示1；如果不贊成，不按此鍵，表示0。表決結(jié)果用指示燈來顯示，如果多數(shù)贊成，則燈亮，Y=1；反之燈不亮，Y=0。解：（1）根據(jù)題意列出邏輯狀態(tài)表如表11-14，共有8種組合情況。第六節(jié)組合邏輯電路第六節(jié)組合邏輯電路第六節(jié)組合邏輯電路第七節(jié)加法器

加法器是用來進(jìn)行二進(jìn)制數(shù)加法運(yùn)算的組合邏輯電路，是計算機(jī)中最基本的運(yùn)算單元。一、半加器在二進(jìn)制數(shù)加法運(yùn)算中，要實(shí)現(xiàn)最低位的加法，必須有兩個輸入端（加數(shù)和被加數(shù)），兩個輸出端（本位和數(shù)及向高位的進(jìn)位數(shù)），這種加法邏輯電路叫半加器。

第七節(jié)加法器第七節(jié)加法器第七節(jié)加法器二、全加器全加過程是被加數(shù)、加數(shù)以及低位向本位來的進(jìn)位數(shù)三者相加，所以全加器有三個輸入端（加數(shù)、被加數(shù)以及低位向本位來的進(jìn)位數(shù)），兩個輸出端（本位和數(shù)及向高位的進(jìn)位數(shù)）。

（a）邏輯圖

（b）邏輯符號圖11-19全加器的邏輯圖和邏輯符號第七節(jié)加法器第七節(jié)加法器第七節(jié)加法器第八節(jié)編碼器前言：在數(shù)字系統(tǒng)中各種信息都是以二進(jìn)制代碼的形式表示的，采用二進(jìn)制代碼來表示特定的文字、符號和數(shù)值等信息的過程稱為編碼。能夠?qū)崿F(xiàn)編碼的電路稱為編碼器。編碼器輸入的是人為規(guī)定的信號，輸出的是信號對應(yīng)的一組二進(jìn)制代碼。雖然從輸入到輸出的過程是自動完成的，但是輸入信號和輸出代碼之間一一對應(yīng)的關(guān)系是在電路設(shè)計之初由設(shè)計者人為規(guī)定的。編碼器是一種常見的組合邏輯器件，主要有二進(jìn)制編輯碼器、二一十進(jìn)制編碼器和優(yōu)先編碼器等多種類型。第八節(jié)編碼器一、二進(jìn)制編碼器二、二—十進(jìn)制編碼器將0～9這十個十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制代碼的電路，稱為二-十進(jìn)制編碼器。二-十進(jìn)制編碼器是將十進(jìn)制的十個數(shù)碼0，1，2，…，9編成二進(jìn)制代碼的邏輯電路。第八節(jié)編碼器圖11-20二-十進(jìn)制（8421BCD）編碼器第八節(jié)編碼器最常用的BCD編碼方式8421BCD編碼，即在4位二進(jìn)制代碼的十六種狀態(tài)中取出前面的十種狀態(tài)，即用0000～1001來表示十進(jìn)制數(shù)的0～9這十個數(shù)碼，去掉后面的六種狀態(tài)1010～1111。第八節(jié)編碼器第九節(jié)譯碼器前言：譯碼是編碼的逆過程，是指將編碼后代表某種含義的二進(jìn)制代