Xilinx可編程邏輯器件設計與開發(fā)（基礎篇）連載30：Spartan

Xilinx可編程邏輯器件設計與開發(fā)（基礎篇）連載30：Spartan9.2ChipScopePro核生成器Xilinx針對不同類型的調試IP核，提供了不同的核生成器。本節(jié)重點介紹XilinxCoreGeneratorTool（XilinxIP核生成器）所支持的ChipScopePro調試IP核ICON、ILA、VIO和ATC2及其屬性（見圖9-5）。圖9-5XilinxCoreGeneratorTool的調試IP核9.2.1ICON屬性雙擊【XilinxCoreGenerator】，打開現有的IP核工程項目或者建立一個新的IP核工程。【Viewbyfunction】→【Debug&Verification】→【ChipScopePro】，雙擊ICON。彈出圖9-6所示界面。圖9-6ICON配置界面(1)【ComponentName】：輸入組件名稱。

(2)ICONParameters?！綨umberofControlPorts】：ICON可以連接最多15個ILA、IBA、VIO和ATC2內核。這些內核不可以分享它們的控制端口?！綝isablingtheBoundaryScanComponentInstance】：該選項用于選擇是否禁止在ICON內部例化邊界掃描組件，默認此項不選中，即自動在ICON內部例化邊界掃描組件。邊界掃描原語（例如，BSCAN_VIRTEX5）用于實現與目標FPGA的JTAG邊界掃描邏輯的通信。邊界掃描組件擴展了FPGA的JTAG測試訪問接口（TAP），可以產生四條掃描鏈，分別是USER1、USER2、USER3和USER4，ChipScopeAnalyzer是通過其中的一條與ChipScope內核IP通信的。由于這些調試內核不能同時使用一個邊界掃描模塊中的兩條掃描鏈，但是與其他用戶邏輯共享同一個邊界掃描模塊是可能的。這種共享同一個邊界掃描模塊的方法有兩種：一是在ICON中例化邊界掃描模塊，并將未用的邊界掃描鏈從ICON輸出，供其他邏輯使用；另一種方法是在設計中的其他地方例化邊界掃描模塊，將USER1或USER2掃描鏈與ICON核接口連接。注意：只有Spartan-3、Spartan-3E、Spartan-3A和Spartan-3ADSP支持該選項?！維electingtheBoundaryScanChain】：ChipScopeAnalyzer分析儀通過一條掃描鏈（USER1、USER2、USER3或者USER4）與ChipScope內核通信。如果邊界掃描模塊在ICON核內例化，則可以通過【SelectingtheBoundaryScanChain】下拉列表框選擇一條掃描鏈。【DisablingJTAGClockBUFGInsertion】：如果邊界掃描模塊在ICON核內例化，那么可以在JTAG時鐘鏈選擇禁止插入BUFG。禁止插入BUFG，JTAG時鐘則不會使用全局時鐘網絡，而采用通用布線資源布線。默認值為自動分配一個BUFG。如果要禁止BUFG插入，那么需要在.XCO文件中設臵內核參數“CSETenable_jtag_bufg=false”。該選項在GUI界面中不出現，需要產生該內核后手動編輯.XCO文件。注意：只有全局資源非常缺少的情況下才考慮把JTAG時鐘放到通用布線中。禁止全局時鐘緩沖器可能導致時序問題或者不期望的行為（例如在分析工具中出現“Found0coresindevice”的錯誤）。【EnablingUnusedBoundaryScanPorts】：如果邊界掃描組件是在ICON核里被例化的，那么可以選擇【EnablingUnusedBoundaryScanPorts】復選框使能邊界掃描組件的未用掃描鏈USER*，供其他邏輯使用。Spartan-3、Spartan-3E、Spartan-3A和Spartan-3ADSP器件的邊界掃描原語有兩套端口：USER1和USER2。

Virtex-4/5/6和Spartan-6器件的邊界掃描原語有四套端口：USER1、USER2、USER3和USER4，但是同一時刻只有一種端口使能。這些端口提供了與TAP控制器的接口。ICON核通常只與一個USER掃描鏈通信，因此其他不用的端口可以用于其他邏輯。注意：只有Spartan-3、Spartan-3E、Spartan-3A和Spartan