一種基于CPLD的可編程頻率電壓變換電路介紹

一種基于CPLD的可編程頻率電壓變換電路介紹摘要：文章介紹了一種可編程的頻率電壓變換電路（F／V），將頻率信號(hào)通過(guò)復(fù)雜可編程邏輯器件（CPLD）變換為與頻率成正比的脈寬信號(hào)，脈寬信號(hào)控制模擬開(kāi)關(guān)對(duì)基準(zhǔn)電壓信號(hào)進(jìn)行斬波，斬波信號(hào)經(jīng)低通濾波后輸出直流電壓信號(hào)。0前言電氣自動(dòng)化和過(guò)程自動(dòng)化及自動(dòng)檢測(cè)領(lǐng)域常常用到頻率電壓變換器F／V，需要將頻率信號(hào)轉(zhuǎn)換為電壓信號(hào)。F／V變換器的實(shí)現(xiàn)方法一般有3種：一是基于專用F／V轉(zhuǎn)換芯片（如LM331），二是基于模擬電路，三是基于微處理器和D／A轉(zhuǎn)換器。前兩種F／V變換器的共同缺點(diǎn)是量程單一，頻率變換范圍不能在線改變或不能方便地改變。第三種F／V變換器需要較高速度的微處理器和高分辨率D／A轉(zhuǎn)換器，成本較高。本文介紹一種基于CPLD的可編程F／V變換電路，該電路簡(jiǎn)單、頻率變換范圍可任意連續(xù)設(shè)置、精度高，具有較好的實(shí)用價(jià)值。1電路的基本原理F／V變換電路的基本結(jié)構(gòu)，頻率信號(hào)經(jīng)K分頻電路轉(zhuǎn)換為占空比為50％的方波信號(hào)；方波信號(hào)經(jīng)頻率／脈寬變換電路轉(zhuǎn)換為脈寬與頻率成正比的脈沖調(diào)寬信號(hào)；脈沖調(diào)寬信號(hào)的高電平控制模擬開(kāi)關(guān)與電壓基準(zhǔn)接通，低電平控制模擬開(kāi)關(guān)與信號(hào)地接通，模擬開(kāi)關(guān)的輸出經(jīng)低通濾波器將脈沖寬度信號(hào)轉(zhuǎn)換為直流電壓信號(hào)。圖2為F／PWM變換電路的原理圖，fs為被變換頻率信號(hào)，f0為參考時(shí)鐘信號(hào)，D1為M分頻器，D2為K分頻器，C1、C2為n位二進(jìn)制計(jì)數(shù)器，U1、U2為上升沿觸發(fā)的D觸發(fā)器。當(dāng)K分頻器輸出fk為0時(shí)，計(jì)數(shù)C1器清零，U1觸發(fā)器的輸出置1，當(dāng)fk為1時(shí)，計(jì)數(shù)器C1在M分頻器的輸出fc的作用下增量計(jì)數(shù)。當(dāng)計(jì)數(shù)器C1計(jì)數(shù)由N-1變?yōu)镹時(shí)，其計(jì)數(shù)器C1的Qn腳輸出由0變?yōu)?，觸發(fā)D觸發(fā)器1的輸出為邏輯0。當(dāng)K分頻器輸出fk為1時(shí)，計(jì)數(shù)C2器清零，U2觸發(fā)器的輸出置1，當(dāng)fk為0時(shí)，計(jì)數(shù)器C2在M分頻器的輸出fc的作用下增量計(jì)數(shù)。當(dāng)計(jì)數(shù)器C2輸出由N-1變?yōu)镹時(shí)，其計(jì)數(shù)器C2的Q腳輸出由0變?yōu)?，觸發(fā)D觸發(fā)器U2的輸出為邏輯0。兩組計(jì)數(shù)一觸發(fā)電路邏輯相反，經(jīng)過(guò)邏輯組合輸出得到脈寬與頻率fk成正比的輸出波形fPWM。頻率脈寬變換時(shí)序圖如圖3所示。設(shè)被變換頻率信號(hào)fs的周期為T(mén)，則K分頻信號(hào)fk的周期為KT，脈寬調(diào)制信號(hào)的寬度為τ，設(shè)計(jì)數(shù)器對(duì)fc的計(jì)數(shù)為N，則τ=MN／f0，脈寬調(diào)制信號(hào)fPWM的占空比DPWM與fs成正比。由于DPWM≤1，所以被變換信號(hào)的頻率上限fsmax為Kf0／2MN，顯然，通過(guò)改變分頻數(shù)M或K或計(jì)數(shù)值N，均可改變被變換的頻率上限。圖4為將PWM信號(hào)變換為直流電壓信號(hào)的原理圖。PWM信號(hào)的高電平控制模擬開(kāi)關(guān)與電壓基準(zhǔn)VR接通，低電平控制模擬開(kāi)關(guān)與信號(hào)地接通，模擬開(kāi)關(guān)的輸出經(jīng)低通濾波器將脈沖寬度信號(hào)轉(zhuǎn)換為直流電壓信號(hào)Vout。2實(shí)驗(yàn)結(jié)果采用Xilinx公司的CPLD芯片XC9572來(lái)實(shí)現(xiàn)圖2描述的邏輯功能，將頻率信號(hào)變換成脈沖寬度信號(hào)。CPLD輸出的與頻率信號(hào)成正比的脈沖寬度信號(hào)連到模擬開(kāi)關(guān)ADG408芯片的1腳，作為通道選擇信號(hào)?；鶞?zhǔn)電壓信號(hào)VR為5V且連到ADG408的5腳，ADG408的8腳輸出的電壓信號(hào)經(jīng)低通濾波電路濾波，輸出與頻率信號(hào)成正比的直流電壓信號(hào)Vout。參考時(shí)鐘f0的頻率為80MHz，CPLD內(nèi)部D1和D2為2分頻器，C1、C2為12位二進(jìn)制計(jì)數(shù)器，基準(zhǔn)電壓信號(hào)VR為5V，根據(jù)公式fsmax=Kf0／2MN，可變換的最大頻率為19．531kHz。不同參考時(shí)鐘分頻數(shù)M對(duì)應(yīng)的頻率信號(hào)變換范圍如表1所示。不同計(jì)數(shù)器計(jì)數(shù)值N對(duì)應(yīng)的頻率變換信號(hào)范圍如表2所示。3結(jié)論本文介紹了一種基于CPLD的可編程頻率電壓變換電路，該電路先