采用FPGA芯片EP1C12Q240C8實(shí)現(xiàn)直接數(shù)字頻率合成器的設(shè)計(jì)

采用FPGA芯片EP1C12Q240C8實(shí)現(xiàn)直接數(shù)字頻率合成器的設(shè)計(jì)1、引言自1971年，美國(guó)學(xué)者J.Tierney等人撰寫的“ADigitalFrequencySynthesizer”-文首次提出了以全數(shù)字技術(shù)實(shí)現(xiàn)數(shù)字頻率合成以來，構(gòu)成DDS元器件的速度的限制和數(shù)字化引起的噪聲這兩個(gè)主要缺點(diǎn)阻礙了DDS的發(fā)展與實(shí)際應(yīng)用。近幾年超高速數(shù)字電路的發(fā)展尤其是大規(guī)模超高速的FPGA技術(shù)的日漸成熟，以及對(duì)DDS的深入研究，DDS的最高工作頻率以及噪聲性能已接近并達(dá)到鎖相頻率合成器相當(dāng)?shù)乃?。它具有較高的頻率分辨率，可以實(shí)現(xiàn)快速的頻率切換，并且在頻率改變時(shí)能夠保持相位的連續(xù)，很容易實(shí)現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制。因此，在現(xiàn)代電子系統(tǒng)及設(shè)備的頻率源設(shè)計(jì)中，尤其在通信領(lǐng)域，直接數(shù)字頻率合成器的應(yīng)用越來越廣泛。而實(shí)現(xiàn)直接數(shù)字頻率合成器的方案也較多，目前，用得最多的有三種技術(shù)方案，一種是采用高性能DDS單片電路的解決方案；二是采用低頻正弦波DDS單片電路的解決方案；三是自行設(shè)計(jì)的基于FPGA芯片的解決方案。雖然有的專用DDS芯片的功能也比較多，但控制方式卻是固定的，因此不一定是我們所需要的。而利用FPGA則可以根據(jù)需要方便地實(shí)現(xiàn)各種比較復(fù)雜的調(diào)頻、調(diào)相和調(diào)幅功能，具有良好的實(shí)用性，但因?yàn)榫幹芕HDL源程序較為復(fù)雜，因此也得不到很好的應(yīng)用。本文利用Matlab/DSPBuilder建模，然后很方便地在FPGA中實(shí)現(xiàn)DDS信號(hào)發(fā)生器的設(shè)計(jì)，避免了編制VHDL語言源程序的復(fù)雜性，使設(shè)計(jì)制作一個(gè)需要的DDS信號(hào)發(fā)生器變得非常簡(jiǎn)單和快捷。2、DDS的基本原理一個(gè)頻譜純凈的單頻信號(hào)可表示為這種單頻信號(hào)的主要特征是相位是時(shí)間的線性函數(shù)，且相位函數(shù)對(duì)時(shí)間的導(dǎo)數(shù)是一個(gè)常數(shù)。相位函數(shù)是一條直線，它的斜率就是信號(hào)的頻率。如果對(duì)上式的信號(hào)進(jìn)行采樣，采樣周期為Tclk，則可以得到離散的波形序列為：相應(yīng)的離散相位序列的連續(xù)兩次采樣之間的增量為，若采樣值在采樣間隔內(nèi)保持，則波形和相位變成了階段梯形。根據(jù)采樣定理，可以通過查表法產(chǎn)生波形，即設(shè)計(jì)一控制電路，使之按照一定的地址關(guān)系從存儲(chǔ)器當(dāng)中讀取數(shù)據(jù)，進(jìn)行數(shù)模轉(zhuǎn)換，就可以得到一定頻率的輸出波形。其基本的電路框圖可用圖1來表示。相位累加器由N位加法器與N位累加寄存器級(jí)聯(lián)構(gòu)成。每來一個(gè)時(shí)鐘脈沖fs，加法器將頻率控制字k與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字k相加。這樣，相位累加器在時(shí)鐘作用下，不斷對(duì)頻率控制字進(jìn)行線性相位累加。由此可以看出，相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號(hào)的相位，相位累加器的溢出頻率就是DDS輸出的信號(hào)頻率。用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器（ROM）的相位取樣地址，這樣就可把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值（二進(jìn)制編碼）經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。波形存儲(chǔ)器的輸出送到D／A轉(zhuǎn)換器，D／A轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬量形式信號(hào)。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。3、DDS在MATLAB/DSPBulider中的模型建立及在FGPA中實(shí)現(xiàn)3.1在MATLAB/DSPBulider建模根據(jù)DDS的工作原理，可以利用MATLAB建立DDS基本原理圖的模型如圖2所示，其中正弦查找表的MatlabArray一項(xiàng)填寫“”，即在讓SignalCompiler在編譯過程中，自動(dòng)產(chǎn)生1024個(gè)正弦波數(shù)據(jù)，此波形數(shù)據(jù)存放在DSPBulider模型文件夾的一個(gè)擴(kuò)展名為.mif文件里。分別設(shè)置頻率控制字和相位控制字為100和200后，進(jìn)行仿真，打開SCOPE觀察其波形，發(fā)現(xiàn)其頻率能夠受頻率控制字的控制，其相位也能夠受相位控制字控制。仿真正確后，雙擊Singacompler圖標(biāo)，將此模型轉(zhuǎn)換成VHDL源程序。經(jīng)過分析轉(zhuǎn)換后的VHDL程序并將其轉(zhuǎn)換為ATOMnetlist，最后編譯ATOMnetlist，無誤后表明建模已完成。3.2在QuartusII4.0中進(jìn)行編譯仿真生成FPGA下載文件打開QuartusII4.0，找到DDS的QuartusII4.0項(xiàng)目文件并打開。設(shè)置好目標(biāo)器件，編譯后再進(jìn)行一次仿真。其仿真波形如圖3所示。由此可以看出，其輸出波形即為我們需要的正弦波數(shù)據(jù)。最后鎖定好引腳，下載到目標(biāo)器件，實(shí)現(xiàn)DDS模塊芯片的設(shè)計(jì)。4、結(jié)語由上面的設(shè)計(jì)我們可以看出采用MATLAB/DSPBulider建模，再在QuartusII4.0中進(jìn)行編譯，最后下載到目標(biāo)器件這種方法實(shí)現(xiàn)數(shù)字頻率合成方法，既避免了VHDL編程的復(fù)雜性，而且又便于修改和擴(kuò)充其功能，達(dá)到需要的信號(hào)。如要改變輸出波形的的步進(jìn)精度，以及如果要增加幅度控制等，則只需要在模型中作簡(jiǎn)單的修改即可，即將頻率控制字、相位控制字的寬度改變即可。如要增加幅度控制，則只需要在模型中用一乘法器控制輸出幅度即可實(shí)現(xiàn)。因此采用此種方法，完全可以根據(jù)用戶需要定制一個(gè)DDS信號(hào)發(fā)生器，而不需要增加太多的成本。本文作者創(chuàng)新