基于數(shù)字信號(hào)處理器和EP3C78017實(shí)現(xiàn)圖行輸出顯示系統(tǒng)的設(shè)計(jì)

基于數(shù)字信號(hào)處理器和EP3C78017實(shí)現(xiàn)圖行輸出顯示系統(tǒng)的設(shè)計(jì)隨著現(xiàn)代電子信息技術(shù)的發(fā)展，人機(jī)交互、圖形圖像數(shù)據(jù)的輸出顯示在系統(tǒng)設(shè)計(jì)中越來(lái)越重要，一方面要求各種參數(shù)的輸入，另一方面要求將數(shù)據(jù)結(jié)構(gòu)顯示出來(lái)。文中設(shè)計(jì)的基于DSP和FPGA的系統(tǒng)結(jié)構(gòu)，實(shí)現(xiàn)了人機(jī)交互和各種圖形圖像的輸出顯示，而且可以達(dá)到動(dòng)態(tài)顯示的效果。在設(shè)計(jì)上采用了軟件填充的圖形設(shè)計(jì)方法，先由DSP生成全局?jǐn)?shù)據(jù)緩沖區(qū)，填充要繪制的圖形，之后通過(guò)DSP的EDMA傳遞給FPGA，F(xiàn)PGA實(shí)現(xiàn)顯示屏的接口不斷掃描，將數(shù)據(jù)送到顯示屏顯示。同時(shí)FPGA連接鍵盤接口，通過(guò)掃描法掃描鍵值，之后通過(guò)中斷方式送到DSP，使DSP對(duì)各種輸入進(jìn)行控制。整個(gè)系統(tǒng)的結(jié)構(gòu)圖如圖1所示。1系統(tǒng)功能為實(shí)現(xiàn)顯示系統(tǒng)的基本功能，系統(tǒng)要求實(shí)現(xiàn)人機(jī)交互，通過(guò)鍵盤輸入各種鍵值，選擇或輸入各種參數(shù)，因此設(shè)計(jì)了6×6的矩陣鍵盤，可以輸入26個(gè)英文字母和0～9共10個(gè)數(shù)字，鍵盤的接口連在FPGA上，F(xiàn)PGA將掃描到的鍵值以中斷方式送到DSP，DSP根據(jù)輸入的參數(shù)進(jìn)行處理。對(duì)于顯示部分，系統(tǒng)要求提供各種驅(qū)動(dòng)函數(shù)，可以實(shí)現(xiàn)畫點(diǎn)、畫線、畫方框、畫矩形、填充矩形、畫橢圓、填充橢圓、畫圓、填充圓、顯示漢字、數(shù)字、英文字符以及圖標(biāo)Logo等功能，在這些基本畫圖函數(shù)的基礎(chǔ)上可以實(shí)現(xiàn)各種復(fù)雜圖形的顯示?？偟膶?shí)現(xiàn)方式是在DSP內(nèi)部開(kāi)辟一緩沖數(shù)據(jù)區(qū)，DSP將要輸出的圖形數(shù)據(jù)填充至數(shù)據(jù)緩沖區(qū)，需要顯示時(shí)，DSP啟動(dòng)EDMA，通過(guò)總線將緩沖區(qū)的數(shù)據(jù)送至FPGA，在FPGA內(nèi)開(kāi)辟一雙口RAM，一端接收DSP傳輸?shù)木彌_區(qū)的數(shù)據(jù)，保存在雙口RAM中，另一端將雙口RAM中保存的緩沖區(qū)數(shù)據(jù)讀出，以不斷掃描的方式按照顯示屏的時(shí)序?qū)?shù)據(jù)顯示在顯示屏上。2系統(tǒng)硬件設(shè)計(jì)DSP具有高速處理的特點(diǎn)，運(yùn)算速度快、FPGA并行處理能力強(qiáng)，常用于設(shè)計(jì)一些接口。DSP和FPGA相互結(jié)合的結(jié)構(gòu)，能充分發(fā)揮二者的優(yōu)點(diǎn)，選用各種復(fù)雜的系統(tǒng)。顯示控制系統(tǒng)采用的DSP是TI公司的，它是TI公司推出的一款高性能的數(shù)字信號(hào)處理器。FPGA采用的是Altera公司Cyclone系列的一款芯片EP3C78017，這是一款高性價(jià)比的FPGA芯片。FPGA和DSP通過(guò)DSP的外部總線接口EMIF連接。為便于系統(tǒng)的擴(kuò)張，將FPGA映射在DSP的CE2和CE3的地址空間，對(duì)應(yīng)的存儲(chǔ)器映射地址分別為0xA0000000和0xB0000000。由于要加載字庫(kù)，系統(tǒng)需要大容量的數(shù)據(jù)存儲(chǔ)器來(lái)存儲(chǔ)字庫(kù)數(shù)據(jù)和數(shù)據(jù)緩沖區(qū)，而DSP的內(nèi)部RAM只有不到200kB，因此需要擴(kuò)展系統(tǒng)的數(shù)據(jù)存儲(chǔ)器。系統(tǒng)外掛了一個(gè)SDRAM，它依然通過(guò)DSP的EMIF接口和DSP相連接，連接在DSP的CE0空間，對(duì)應(yīng)的存儲(chǔ)器映射地址為0x80000000，SDRAM的型號(hào)為MT48LC2M32BTG。顯示屏是640×480點(diǎn)陣的ELLCD寬溫顯示屏，其上下半屏同時(shí)掃描的雙掃描單色顯示屏，由于寬溫特性，多用在工業(yè)和軍事中，型號(hào)是EL640.480AF1ET。系統(tǒng)將鍵盤接口和顯示接口連接在FPGA上。系統(tǒng)硬件原理如圖2所示。3系統(tǒng)軟件設(shè)計(jì)3.1鍵盤接口設(shè)計(jì)為實(shí)現(xiàn)人機(jī)交互必須要有相應(yīng)的輸入接口，系統(tǒng)在FPGA外部連接了6×6的矩陣鍵盤，以實(shí)現(xiàn)各種參數(shù)的輸入和顯示控制。DSP和FPGA要完成各自不同的控制邏輯。FPGA中用VHDL硬件描述語(yǔ)言設(shè)計(jì)鍵值的掃描程序，采用逐行掃描的思想，并開(kāi)辟一寄存器保存掃描到的鍵值，DSP讀取該寄存器即得到按鍵鍵值，該寄存器對(duì)應(yīng)的地址為0xA0001000，對(duì)應(yīng)DSP中CE2的選址空間。當(dāng)有按鍵按下時(shí)，F(xiàn)PGA掃描得到鍵值，保存至按鍵寄存器中，并向DSP發(fā)送外部中斷Exint4，DSP在中斷服務(wù)程序中讀取地址為0xA0001000寄存器中的內(nèi)容即可得到鍵值。3.2顯示接口設(shè)計(jì)由于顯示屏是640×480的單色顯示屏，要在DSP內(nèi)開(kāi)辟一顯示的數(shù)據(jù)緩沖區(qū)，大小為38400Byte，緩沖區(qū)的每一位代表一個(gè)像素，代表顯示屏上的一個(gè)像素點(diǎn)，緩沖區(qū)的第一個(gè)Byte的最低位點(diǎn)代表顯示屏的第一個(gè)像素點(diǎn)，依次類推。對(duì)于要顯示的圖像，DSP必須先用相應(yīng)的圖形算法填充該圖形緩沖區(qū)，之后啟動(dòng)DSP的EDMA將數(shù)據(jù)通過(guò)DSP的總線送至FPGA的雙口RAM中，雙口RAM的起始地址是0xA0080000，對(duì)應(yīng)LCD顯示屏第一行的第1～32個(gè)像素點(diǎn)，結(jié)束地址是0xA00895FC，對(duì)應(yīng)顯示屏第480行第637～640個(gè)像素點(diǎn)。DSP是32位數(shù)據(jù)總線，每個(gè)地址可存儲(chǔ)32位的像素點(diǎn)。對(duì)于畫圖函數(shù)，最基本的莫過(guò)于畫點(diǎn)函數(shù)，它是其他各種作圖函數(shù)的基礎(chǔ)，也是實(shí)現(xiàn)各種復(fù)雜圖形顯示的基礎(chǔ)。畫線、畫方框、畫矩形、填充矩形、畫橢圓、填充橢圓、畫圓、填充圓的驅(qū)動(dòng)函數(shù)只要基于畫點(diǎn)函數(shù)再配合相應(yīng)的算法即可實(shí)現(xiàn)。對(duì)于漢字的顯示，需要加載相應(yīng)的字庫(kù)，系統(tǒng)中的字庫(kù)采用16×16點(diǎn)陣的漢字字庫(kù)。首先根據(jù)漢字的區(qū)位碼在字庫(kù)中找到相應(yīng)的點(diǎn)陣數(shù)組，然后將點(diǎn)陣數(shù)組輸入到相應(yīng)坐標(biāo)的顯存緩沖區(qū)即可。為提高程序的運(yùn)行速度，系統(tǒng)中沒(méi)有采用標(biāo)準(zhǔn)C庫(kù)文件的文件操作方式來(lái)讀取字庫(kù)數(shù)組，而是將字庫(kù)文件轉(zhuǎn)換為數(shù)組形式保存在SDRAM中，程序只需根據(jù)漢字的區(qū)位碼查表即可得到點(diǎn)陣數(shù)組，大幅提高了程序的運(yùn)行速度。對(duì)于圖標(biāo)和圖像的顯示，首先也要將圖像轉(zhuǎn)換為相應(yīng)的點(diǎn)陣數(shù)組，再按照要顯示的坐標(biāo)區(qū)域?qū)Ⅻc(diǎn)陣數(shù)組輸入的相應(yīng)區(qū)域即可。用基本畫圖函數(shù)就可實(shí)現(xiàn)各種圖形的顯示，在此基礎(chǔ)也可以實(shí)現(xiàn)各種復(fù)雜圖像的顯示，系統(tǒng)驗(yàn)證時(shí)曾顯示了圖像、正弦波、三角波等較為復(fù)雜的動(dòng)態(tài)圖形的顯示，并可以通過(guò)鍵盤控制波形頻率的改變，如圖3所示。4結(jié)束語(yǔ)人機(jī)交