關(guān)于Xilinx聯(lián)盟計劃合作伙伴的技術(shù)介紹

關(guān)于Xilinx聯(lián)盟計劃合作伙伴的技術(shù)介紹本實例（Xpedit）重點介紹了賽靈思聯(lián)盟計劃生態(tài)系統(tǒng)的最新技術(shù)更新賽靈思聯(lián)盟計劃是指與賽靈思合作推動AllProgrammable技術(shù)發(fā)展的認(rèn)證公司組成的全球性生態(tài)系統(tǒng)。賽靈思創(chuàng)建這個生態(tài)系統(tǒng)，旨在利用開放平臺和標(biāo)準(zhǔn)以滿足客戶需求并致力于幫助它取得長期成功。包括IP提供商、EDA廠商、嵌入式軟件提供商、系統(tǒng)集成商和硬件供應(yīng)商等在內(nèi)的賽靈思聯(lián)盟成員助力提升您的設(shè)計生產(chǎn)力，同時最大限度地降低風(fēng)險。下面為您分享一些精彩案例。DAVE的BORA現(xiàn)可支持SDSO開發(fā)環(huán)境

DAVEEmbeddedSystems（位于意大利波西婭）一直與賽靈思開展合作，旨在確保其BORA模塊支持賽靈思的SDSoC開發(fā)環(huán)境。BORA模塊基于賽靈思的Zynq?-7000AllProgrammableSoC。既然BORA可支持SDSoC，BORA用戶則能夠輕松快速地開發(fā)自己的軟件算法。雖然BORA的硬件加速功能在實現(xiàn)在可編程邏輯中，但它明顯能從運行于ZynqSoC的雙核ARM?CortexTM-A9處理系統(tǒng)上的軟件應(yīng)用中調(diào)用。用C、C++或SystemC編寫的加速函數(shù)能從軟件領(lǐng)域轉(zhuǎn)移到位于現(xiàn)有實現(xiàn)方案頂部的FPGA架構(gòu)上。DAVE于今年2月在德國紐倫堡舉行的2015年嵌入式世界大會（EmbeddedWorld）上演示了BORA系統(tǒng)。所演示的IP（即LCD控制器）采用經(jīng)典工具開發(fā)，并通過SDSoC設(shè)計環(huán)境生成。如需了解更多信息，敬請訪問：。XYLON使用SDSOC來實現(xiàn)基于MICROZED的視覺平臺

Xylon（位于克羅地亞薩格勒布）開發(fā)的logicBRICKSIP核旨在幫助客戶走在圖形處理和計算機視覺領(lǐng)域的科技創(chuàng)新前沿。為了提供能順利集成到賽靈思AllProgrammableSoC和MPSoC中，并可實現(xiàn)不斷發(fā)展演進(jìn)的視頻處理、對象檢測和視頻分析算法的可重用IP，Xylon的設(shè)計人員已成為使用最新賽靈思設(shè)計工具和技術(shù)的專家。賽靈思在開發(fā)其創(chuàng)新性SDSoC開發(fā)環(huán)境——作為手動RTL編碼的替代方案——的過程中，Xylon一直與賽靈思保持密切合作。借助該最新開發(fā)環(huán)境，Xylon只用兩周時間就能為基于MicroZed開發(fā)板的視覺平臺開發(fā)出了板支持包（BSP）。通過將傳統(tǒng)logicBRICKSIP

用作C語言可調(diào)用的RTLIP，Xylon設(shè)計出了一款實時面部特性跟蹤系統(tǒng)，該系統(tǒng)曾在2015年嵌入式世界大會上進(jìn)行過演示。如需了解更多信息，敬請訪問：。IVEIA利用SDSOC開發(fā)邊緣檢測算法利用賽靈思的SDSoC開發(fā)環(huán)境，iVeia（位于美國馬里蘭州安納波利斯）在嵌入式世界大會上展示了其用于處理高清視頻的純C/C++參考設(shè)計。利用iVeia的Atlas-I-Z7e模塊上系統(tǒng)和視頻開發(fā)套件，公司能在GigEVision的高清攝像頭上實時運行精細(xì)的邊緣檢測算法。兩個相同的C/C++代碼實現(xiàn)方案并行運行展示，一個用標(biāo)準(zhǔn)的C/C++編譯器進(jìn)行編譯，另一個則用SDSoC開發(fā)環(huán)境的全系統(tǒng)優(yōu)化編譯器編譯。通過比較，SDSoC開發(fā)環(huán)境實現(xiàn)方案的性能比標(biāo)準(zhǔn)實現(xiàn)方案高出幾乎兩個數(shù)量級。使用SDSoC環(huán)境對設(shè)計進(jìn)行特性分析和分區(qū)，這樣被識別為有高重復(fù)性、高計算強度的函數(shù)就能用可編程邏輯處理，而更復(fù)雜的統(tǒng)計算法則繼續(xù)由處理系統(tǒng)處理。如需了解更多信息，敬請訪問：。ADI用SDSOC打造無線電參考設(shè)計任何基于SoC的軟件無線電（SDR）平臺都面臨三大挑戰(zhàn)，那就是軟件和HDL之間的設(shè)計分區(qū)、在HDL代碼中實現(xiàn)數(shù)據(jù)處理算法，以及將HDL代碼集成到主系統(tǒng)設(shè)計中。賽靈思SDSoC開發(fā)環(huán)境通過集成開發(fā)環(huán)境應(yīng)對上述挑戰(zhàn)，用戶在該環(huán)境中可用C/C++代碼實現(xiàn)整個設(shè)計，選擇哪些部分用可編程邏輯執(zhí)行，并讓代碼工具生成設(shè)計的軟件和HDL部分，最后將各部分集成在一起，創(chuàng)建最終的系統(tǒng)設(shè)計。AnalogDevices（位于馬薩諸塞州諾伍德）已開始采用SDSoC開發(fā)環(huán)境為其基于AD9361/AD9364RF捷變收發(fā)器的SDRFMCOMS2/3/4/5平臺創(chuàng)建參考設(shè)計。首個發(fā)布的參考設(shè)計展示如何在SDSoC開發(fā)環(huán)境中實現(xiàn)直接數(shù)字綜合器（DDS）IP核并整合所生成的IP到AnalogDevicesFMCOMMSHDL平臺和Linux環(huán)境中。這樣，就能發(fā)送DDS的輸出并由FMCOMMS卡無線接收，進(jìn)而在AnalogDevicesIIOScopeLinux應(yīng)用中展示。DDSIP根據(jù)賽靈思的高層次綜合技術(shù)（HLS）完全用C代碼實現(xiàn)，DDS函數(shù)在C主循環(huán)中調(diào)用，生成IP與設(shè)計其他部分之間的數(shù)據(jù)流綁定。根據(jù)該代碼，SDSoC開發(fā)環(huán)境能綜合DDSIP，將其集成到AnalogDevicesHDL平臺中，并生成所有必要的文件，從而能在Zynq-7000AllProgrammableSoC上運行AnalogDevicesLinux分布。AnalogDevices在嵌入式世界大會上展示了DDSHLSIP和ZynqSoCSDR套件。DORNERWORKS推動XENHYPERVISOR支持ZYNQULTRASCALE+MPSOC設(shè)計

賽靈思已選擇與DornerWorks合作，讓其為賽靈思客戶提供開源Xenhypervisor解決方案、全面的客戶支持和工程設(shè)計服務(wù)。Xenhypervisor是一款比較成熟的虛擬機監(jiān)控器，能同時運行多個操作系統(tǒng)，這就使得Xen成為今后基于ZynqUltraScale+TMMPSoC產(chǎn)品的明確之選，能滿足下一代云端、數(shù)據(jù)中心和無線及有線網(wǎng)絡(luò)計算的要求。Xen既可提供應(yīng)用虛擬化服務(wù)，也可提供運行于ZynqMPSoC四核ARMCortex-A53處理器上的客戶操作系統(tǒng)的虛擬化。賽靈思產(chǎn)品系列和解決方案市場副總裁HughDurdan指出：“DornerWorks為Xenhypervisor解決方案提供了業(yè)經(jīng)驗證的成熟技術(shù)及專業(yè)知識，而且擁有嵌入式設(shè)計和FPGA邏輯設(shè)計的強大實力。我們與DornerWorks開展ZynqUltraScale+MPSoC的Xenhypervis