Xilinx Spartan-6系列封裝概述和管腳分配

XilinxSpartan-6系列封裝概述和管腳分配1.Spartan-6系列封裝概述

Spartan-6系列具有低成本、省空間的封裝形式，能使用戶引腳密度最大化。所有Spartan-6LX器件之間的引腳分配是兼容的，所有Spartan-6LXT器件之間的引腳分配是兼容的，但是Spartan-6LX和Spartan-6LXT器件之間的引腳分配是不兼容的。表1：Spartan-6系列FPGA封裝2.Spartan-6系列引腳分配及功能詳述

Spartan-6系列有自己的專用引腳，這些引腳是不能作為SelectIO使用的，這些專用引腳包括：專用配置引腳，表格2所示，GTP高速串行收發(fā)器引腳，表格3所示表2：Spartan-6FPGA專用配置引腳注意：只有LX75,LX75T,LX100,LX100T,LX150,andLX150T器件才有VFS、VBATT、RFUSE引腳。表3：Spartan-6器件GTP通道數(shù)目注意：LX75T在FG(G)484和CS(G)484中封裝4個GTP通道，而在FG(G)676中封裝了8個GTP通道；LX100T在FG(G)484和CS(G)484中封裝4個GTP通道，而在FG(G)676和FG(G)900中封裝了8個GTP通道。如表4，每一種型號、每一種封裝的器件的可用IO引腳數(shù)目不盡相同，例如對于LX4TQG144器件，它總共有引腳144個，其中可作為單端IO引腳使用的IO個數(shù)為102個，這102個單端引腳可作為51對差分IO使用，另外的32個引腳為電源或特殊功能如配置引腳。表4：Spartan6系列各型號封裝可用的IO資源匯總表5：引腳功能詳述引腳名方向描述UserI/OPinsIO_LXXY_#Input/

OutputIO表示這是一個具有輸入輸出功能的引腳，XX表示該引腳在其Bank內(nèi)的惟一標識，Y表示是差分引腳的P還是N引腳Multi-FunctionPinsIO_LXXY_ZZZ_#Zzz代表該引腳除IO功能之外的其他功能，DnInput/

Output

(duringreadback)在SelectMAP/BPI模式中，D0—D15是用于配置操作的數(shù)據(jù)引腳，在從SelectMAP的回讀階段，當RDWR_B為低電平時，Dn為輸出引腳，在配置過程結束后，該引腳可作為通用IO口使用D0_DIN_MISO_MISO1Input在Bit-serial模式中，DIN是惟一的數(shù)據(jù)輸入引腳；

在SPI模式中，MISO是主輸入從輸出引腳；

在SPIx2orx4模式中，MISO1是SPI總線的第二根數(shù)據(jù)線；D1_MISO2,

D2_MISO3Input在SelectMAP/BPI模式中，D1、D2是配置數(shù)據(jù)線的低2bit；在SPIx4模式中，MISO2和MISO3是SPI總線的數(shù)據(jù)線的高2bitAnOutput在BPI模式中A0—A25是輸出地址線，配置完成后，它們可作為普通IO使用AWAKEOutput掛起模式中的狀態(tài)輸出引腳，如果沒有使能掛起模式，該引腳可作為普通IO引腳MOSI_CSI_B_MISO0Input/

Output在SPI配置模式中的主輸出從輸入引腳；

在SelectMAP模式中，CSI_B是低有效的Flash片選信號；

在SPIx2orx4模式中，這是最低數(shù)據(jù)線FCS_BOutput在BPI模式中，BPIflash的片選信號FOE_BOutput在BPI模式中，BPIflash的輸出使能FWE_BOutput在BPI模式中，BPIflash寫使能LDCOutput在BPI模式中，在配置階段LDC保持低電平HDCOutput在BPI模式中，在配置階段HDC保持低電平CSO_BOutput在SelectMAP/BPI模式中，菊花鏈片選信號；

在SPI模式中，是SPIFlash的片選信號；IRDY1/2,

TRDY1/2Output使用PCI的IPCore時，它們作為IRDY和TRDY信號DOUT_BUSYOutput在SelectMAP模式中，BUSY表示設備狀態(tài)；

在Bit-serial模式中，DOUT輸出數(shù)據(jù)給菊花鏈下游的設備RDWR_B_VREFInput在SelectMAP模式中，RDWR_B是低有效的寫使能信號；配置完成后，可當做普通IO使用HSWAPENInput當是低電平時，在配置之前將所有IO上拉INIT_BBidirectional

(open-drain)低電平表示配置存儲器是空的；當被拉低時，配置將被延時；如果在配置過程中變低，表示在配置過程中出現(xiàn)了錯誤；當配置結束后，這個引腳表示POST_CRC錯誤；SCPnInputSCP0-SCP7是掛起控制引腳CMPMOSI,

CMPMISO,

CMPCLKN/A保留為將來使用，可用作普通IOM0,M1Input配置模式，M0=0表示并行配置模式，M0=1表示串行配置模式；M1=0表示主模式，M1=1表示從模式CCLKInput/

Output配置時鐘，主模式下是輸出時鐘，從模式下是輸入時鐘USERCCLKInput主模式下可選的的用戶輸入配置時鐘GCLKInput全局時鐘引腳，它們可當做普通IO使用VREF_#N/A參考門限時鐘引腳，當不用時可作為普通IO使用Multi-FunctionMemoryControllerPinsM#DQnInput/

Output#Bank的存儲控制器數(shù)據(jù)線M#LDQSInput/

Output#Bank的存儲控制器數(shù)據(jù)使能引腳M#LDQSNInput/

Output#Bank的存儲控制器數(shù)據(jù)使能引腳NM#UDQSInput/

Output#Bank的存儲控制器高位數(shù)據(jù)使能M#UDQSNInput/

Output#Bank的存儲控制器高位數(shù)據(jù)使能NM#AnOutput#Bank的存儲控制器地址線A[0:14]M#BAnOutput#Bank的存儲控制器塊地址線BA[0:2]M#LDMOutput#Bank的存儲控制器低數(shù)據(jù)屏蔽M#UDMOutput#Bank的存儲控制器高數(shù)據(jù)屏蔽M#CLKOutput#Bank的存儲控制器時鐘M#CLKNOutput#Bank的存儲控制器時鐘NM#CASNOutput#Bank的存儲控制器列地址使能M#RASNOutput#Bank的存儲控制器行地址使能M#ODTOutput#Bank的存儲控制器終端電阻控制M#WEOutput#Bank的存儲控制器寫使能M#CKEOutput#Bank的存儲控制器時鐘使能M#RESETOutput#Bank的存儲控制器復位DedicatedPinsDONE_2Input/

Output帶可選上拉電阻的雙向信號，作為輸出，它代表配置過程的完成；作為輸入，拉低可用來延遲啟動PROGRAM_B_2Input異步復位配置邏輯SUSPENDInput高電平使芯片進入掛起模式TCKInputJTAG邊界掃描時鐘TDIInputJTAG邊界掃描數(shù)據(jù)輸入TDOOutputJTAG邊界掃描數(shù)據(jù)輸出TMSInputJTAG邊界掃描模式ReservedPinsNCN/A未連接引腳CMPCS_B_2Input保留引腳，不連接或接VCCO_2OtherPinsGNDN/A地VBATTN/A只存在于LX75,LX75T,LX100,LX100T,LX150和LX150T芯片，解碼關鍵存儲器備用電源；若不使用關鍵存儲器，則可將之連接VCCAUX、GND或者直接不連接VCCAUXN/A輔助電路的供電電源VCCINTN/A內(nèi)部核邏輯資源VCCO_#N/A#Bank的輸出驅動器供電電源VFSInput只存在于LX75,LX75T,LX100,LX100T,LX150,和LX150T芯片；解碼器keyEFUSE編程過程使用的供電電源，若不使用關鍵熔絲，則將該引腳連接到VCCAUX、GND或者直接不連接RFUSEInput只存在于LX75,LX75T,LX100,LX100T,LX150和LX150T；用于編程的解碼器keyEFUSE電阻，如果不編程或者不使用keyEFUSE，則將該引腳連接到VCCAUX、GND或者直接不連接3.Spartan-6系列GTPTransceiver引腳引腳名方向描述GTPTransceiverPinsMGTAVCCN/A收發(fā)器混合電路供電電源MGTAVTTTX,

MGTAVTTRXN/ATX、RX電路供電電源MGTAVTTRCALN/A電阻校準電路供電電源MGTAVCCPLL0

MGTAVCCPLL1N/APLL供電電源MGTREFCLK0/1PInput正極參考時鐘MGTREFCLK0/1NInput負極參考時鐘MGTRREFInput內(nèi)部校準電路的精密參考電阻MGTRXP[0:1]Input收