賽靈思發(fā)布UltraScale架構(gòu)20nm開(kāi)始投片

賽靈思發(fā)布UltraScale架構(gòu)，20nm開(kāi)始投片Xilinx采用行業(yè)首個(gè)ASIC級(jí)可編程架構(gòu)UltraScale之首款20nmAllProgrammable器件開(kāi)始投片，20nmUltraScale器件相對(duì)競(jìng)爭(zhēng)產(chǎn)品，提前一年實(shí)現(xiàn)1.5至2倍的系統(tǒng)級(jí)性能和可編程系統(tǒng)集成度2013年7月9日，中國(guó)北京訊—AllProgrammableFPGA、SoC和3DIC的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx,Inc.(NASDAQ:XLNX))今天宣布，延續(xù)28nm工藝一系列行業(yè)創(chuàng)新，在20nm工藝節(jié)點(diǎn)再次推出兩大行業(yè)第一：投片半導(dǎo)體行業(yè)首款20nm器件，也是可編程邏輯器件(PLD)行業(yè)首款20nmAllProgrammable器件;發(fā)布行業(yè)第一個(gè)ASIC級(jí)可編程架構(gòu)UltraScale?。這些具有里程碑意義的行業(yè)第一發(fā)布，延續(xù)了賽靈思在28nm領(lǐng)域投片首款器件以及在AllProgrammableSoC、AllProgrammable3DIC和SoC增強(qiáng)型設(shè)計(jì)套件上所實(shí)現(xiàn)的一系列行業(yè)第一的優(yōu)勢(shì)。圖示：賽靈思UltraScale架構(gòu)：行業(yè)第一個(gè)ASIC級(jí)可編程架構(gòu),可從20nm平面晶體管結(jié)構(gòu)(planar)工藝向16nm乃至FinFET晶體管技術(shù)擴(kuò)展，從單芯片(monolithic)到3DIC擴(kuò)展。它不僅能解決整體系統(tǒng)吞吐量擴(kuò)展限制的問(wèn)題和時(shí)延問(wèn)題，而且直接應(yīng)對(duì)先進(jìn)節(jié)點(diǎn)芯片性能方面的最大瓶頸問(wèn)題——互連賽靈思公司可編程平臺(tái)產(chǎn)品部高級(jí)副總裁VictorPeng指出：“我們制定了業(yè)界最積極的20nm投片計(jì)劃，我相信，和最接近的競(jìng)爭(zhēng)產(chǎn)品相比，賽靈思在在高端器件上遠(yuǎn)遠(yuǎn)領(lǐng)先至少一年的時(shí)間，而在中端器件上則領(lǐng)先至少半年左右。當(dāng)你結(jié)合采用臺(tái)積(TSMC)技術(shù)和我們的UltraScale架構(gòu)，并通過(guò)我們的Vivado?設(shè)計(jì)套件進(jìn)行協(xié)同優(yōu)化，我們相信將比競(jìng)爭(zhēng)對(duì)手提前一年實(shí)現(xiàn)1.5至2倍的系統(tǒng)級(jí)性能和可編程系統(tǒng)集成——相當(dāng)于領(lǐng)先競(jìng)爭(zhēng)產(chǎn)品整整一代。”賽靈思同臺(tái)積合作，就像28HPL(高性能低功耗)開(kāi)發(fā)過(guò)程一樣，把高端FPGA的要求注入20SoC開(kāi)發(fā)工藝之中。賽靈思和臺(tái)積公司在28nm工藝節(jié)點(diǎn)上的通力協(xié)作，讓賽靈思成為行業(yè)第一個(gè)28nmAllProgrammableFPGA、SoC和3DIC器件的推出者，把賽靈思推上了性?xún)r(jià)比和功耗、可編程系統(tǒng)集成以及降低材料清單(BOM)成本方面領(lǐng)先一代的地位?，F(xiàn)在，賽靈思已經(jīng)將這種行之有效的行業(yè)領(lǐng)先合作模式從28nm擴(kuò)展到20nm，推出了行業(yè)首個(gè)ASIC級(jí)可編程架構(gòu)—UltraScale。最新開(kāi)發(fā)的UltraScale架構(gòu)包括20nm平面晶體管結(jié)構(gòu)(planar)工藝和16nm乃至FinFET晶體管技術(shù)擴(kuò)展，包括單芯片(monolithic)和3DIC。它不僅能解決整體系統(tǒng)吞吐量擴(kuò)展限制的問(wèn)題和時(shí)延問(wèn)題，還能直接應(yīng)對(duì)先進(jìn)節(jié)點(diǎn)芯片性能方面的最大瓶頸問(wèn)題—互連?，F(xiàn)在，人們需要采用一種創(chuàng)新型的架構(gòu)來(lái)管理每秒數(shù)百Gbps信息流的系統(tǒng)性能，以及在全線(xiàn)速下進(jìn)行智能處理的能力，并可擴(kuò)展至Tb級(jí)流量和每秒10億次浮點(diǎn)運(yùn)算(teraflop)級(jí)的計(jì)算能力。單憑提升每個(gè)晶體管或系統(tǒng)模塊的性能，或者增加系統(tǒng)模塊數(shù)量，都不足以實(shí)現(xiàn)上述目標(biāo)，因此必須從根本上提高通信、時(shí)鐘、關(guān)鍵路徑以及互連技術(shù)，以實(shí)現(xiàn)行業(yè)新一代高性能應(yīng)用(如下圖所示)，滿(mǎn)足海量數(shù)據(jù)流和智能數(shù)據(jù)包、DSP或圖像處理等要求。UltraScale架構(gòu)通過(guò)在全面可編程的架構(gòu)中采用尖端ASIC技術(shù)，可解決如下挑戰(zhàn)：§針對(duì)海量數(shù)據(jù)流而優(yōu)化的寬總線(xiàn)支持多兆位(multi-terabit)吞吐量§多區(qū)域類(lèi)似ASIC的時(shí)鐘、電源管理和下一代安全性§高度優(yōu)化的關(guān)鍵路徑和內(nèi)置的高速存儲(chǔ)器串聯(lián)，打破DSP和包處理的瓶頸§第二代3DIC系統(tǒng)集成芯片間帶寬的步進(jìn)功能§高I/O和存儲(chǔ)器帶寬，提供動(dòng)態(tài)時(shí)延縮短和3DIC寬存儲(chǔ)器優(yōu)化接口§Vivado工具消除布線(xiàn)擁堵和協(xié)同優(yōu)化，器件利用率超過(guò)90%，且不會(huì)影響性能首批UltraScale器件不僅將進(jìn)一步擴(kuò)展賽靈思目前市場(chǎng)領(lǐng)先的28nmVirtex?和Kintex?FPGA以及3DIC產(chǎn)品系列，而且還將成為未來(lái)Zynq?UltraScaleAllProgrammableSoC的基礎(chǔ)。此外，UltraScale器件還將通過(guò)新的高性能架構(gòu)需求實(shí)現(xiàn)下一代更智能系統(tǒng)，其中包括：§提供智能包處理和流量管理功能的400GOTN§支持智能波束形成的4X4混合模式LTE和WCDMARadio§支持智能圖形增強(qiáng)和識(shí)別的4K2K和8K顯示器§面向智能監(jiān)視與偵察(ISR)的最高性能系統(tǒng)§面向數(shù)據(jù)中心的高性能計(jì)算應(yīng)用賽靈思公司CEOMosheGavrielov表示：“隨著賽靈思行業(yè)首款20nm產(chǎn)品的投片、首個(gè)ASIC級(jí)UltraScale架構(gòu)、第一個(gè)SoC增強(qiáng)型Vivado設(shè)計(jì)套件，以及支持Smarter系統(tǒng)設(shè)計(jì)的不斷擴(kuò)展的IP、C和ARM處理器解決方案的發(fā)布，賽靈思再一次擴(kuò)大了PLD產(chǎn)業(yè)的價(jià)值和市場(chǎng)覆蓋面。同時(shí)，我們也提前競(jìng)爭(zhēng)產(chǎn)品一年為客戶(hù)帶來(lái)了領(lǐng)先一代的價(jià)值優(yōu)勢(shì)。”供貨情況支持UltraScale架構(gòu)FPGA的Vivado設(shè)計(jì)套件早期試用版現(xiàn)已開(kāi)始供貨。首批UltraScale器件將于201