基于FPGA的極化碼的SC譯碼算法結(jié)構(gòu)的改進方法

基于FPGA的極化碼的SC譯碼算法結(jié)構(gòu)的改進方法在二進制離散無記憶信道中極化碼可以達到其信道極限容量，并且實現(xiàn)的復雜度較低，這在通信領(lǐng)域無疑是一個重大突破，因此在FPGA中實現(xiàn)極化碼的譯碼有著非常重要的研究意義。首先介紹了SC（SuccessiveCancellation）譯碼算法，并將該算法的蝶形結(jié)構(gòu)改進為線形結(jié)構(gòu)從而提高了譯碼效率；接著對譯碼算法做了包括最小和譯碼、定點量化和資源共享的改進，以便于在硬件中更容易實現(xiàn)；最后在FPGA中實現(xiàn)了極化碼的譯碼并給出了測試波形以及對不同編碼塊長度的綜合資源進行了對比。實驗結(jié)果表明，譯碼的最高頻率可達145MHz，吞吐率可達36.4Mbps。0引言最近幾年極化碼在編解碼領(lǐng)域中有突破性的進展，從而激起了極化碼理論研究[1]的快速發(fā)展。ArikanErdal于2008年提出極化碼[1]，并在對稱的二進制無記憶信道及任意的連續(xù)無記憶信道中證明了極化碼相較于Turbo碼[2]和LDPC碼[3]更能達到香農(nóng)極限[4]，并且用極化碼實現(xiàn)的通信系統(tǒng)能達到更高的通信帶寬，所以極化碼是目前公認的“最好”的碼。目前，極化碼的譯碼實現(xiàn)方式主要有軟件和硬件兩種方式，軟件的實現(xiàn)方式因CPU串行工作模式限制了譯碼速度的提升，而FPGA因其具有快速并行計算的能力能彌補這一缺陷。此外，極化碼的遞歸結(jié)構(gòu)能夠?qū)崿F(xiàn)資源共享并簡化計算過程，這一特點表明極化碼易于FPGA實現(xiàn)[5-6]。目前，關(guān)于極化碼的譯碼算法主要有置信度傳播(BriefPropagation，BP)算法[7]、最大似然比(MaximumLikelyhood，ML)算法[8]、連續(xù)消除(SuccessiveCancellation，SC)算法[9]。這3種算法中，BP和ML算法由于在運算過程中涉及到較多的乘除法運算，因此不利于FPGA實現(xiàn)，而SC算法在譯碼過程中主要是通過加減和位運算實現(xiàn)，所以SC算法適用于FPGA實現(xiàn)?；跇O化碼、FPGA、SC譯碼算法3方面的優(yōu)點，本文的重點工作是采用極化碼、運用SC譯碼算法設(shè)計一種新型的譯碼器并在XilinxXC5VFX70T上實現(xiàn)該譯碼器。1極化碼的SC譯碼算法1.1SC譯碼算法SC譯碼算法的核心就是連續(xù)地估計每個比特的似然比值，Arikan表示這些似然比值[9]可以通過數(shù)據(jù)流圖采用遞歸的方式被有效地執(zhí)行，這個數(shù)據(jù)流圖類似于快速傅里葉變換結(jié)構(gòu)，一般是通過蝶形結(jié)構(gòu)的數(shù)據(jù)流圖來計算似然比值，N=8的蝶形SC譯碼結(jié)構(gòu)圖如圖1所示，y0到y(tǒng)7是信道的輸出值，通過如下結(jié)構(gòu)可得到譯出碼字

2極化碼譯碼的算法改進2.1SC譯碼算法結(jié)構(gòu)的改進由圖1可知由于數(shù)據(jù)之間的較強依賴性使得譯碼的效率不高，例如圖1中l(wèi)2階段的所有節(jié)點，當輸入數(shù)據(jù)y0到y(tǒng)7準備完畢時允許節(jié)點執(zhí)行相應的操作，而事實上在第一個譯碼時鐘周期內(nèi)只有前4個節(jié)點執(zhí)行了相應的操作。為了比較譯碼效率，這里定義α表示使用率，表達式如式(4)所示：

隨著碼長的增加，使用率逐漸趨近于0，因此有很大的空間提升使用率。為了提升使用率，本文采用了線性的譯碼結(jié)構(gòu)來改進蝶形譯碼結(jié)構(gòu)。N=8的SC線性譯碼結(jié)構(gòu)圖如圖3所示。

在線性譯碼結(jié)構(gòu)中，函數(shù)f和g一半碼長的計算量都是在一個時鐘周期完成的，用來存儲部分計算結(jié)果和信道輸出似然比的內(nèi)存單元總共為2N-1個，在整個譯碼過程中的處理單元為N/2個。由式(4)可計算出線性結(jié)構(gòu)譯碼算法的使用率如式(6)所示：可以看出相比于蝶形譯