




下載本文檔
版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
FPGA設計中邏輯復制的使用在FPGA設計中經(jīng)常使用到邏輯復制,邏輯復制也用在很多場合。1.
信號驅動級數(shù)非常大,扇出很大,需要增加驅動力邏輯復制最常使用的場合時調整信號的扇出。如果某個信號需要驅動后級很多單元,此時該信號的扇出非常大,那么為了增加這個信號的驅動能力,一種辦法就是插入多級Buffer,但是這樣雖然能增加驅動能力,但是也增加了這個信號的路徑延時。為了避免這種情況這時可以復制生成這個信號的邏輯,用多路同頻同相的信號驅動后續(xù)電路,使平均到每路的扇出變低,這樣不需要插入Buffer就能滿足驅動能力增加的要求,從而節(jié)約該信號的路徑延時。如從圖1.1到圖1.2轉變所示。
圖1.1
邏輯復制前
圖1.2
邏輯復制后由于現(xiàn)在綜合器都已經(jīng)非常智能,此種場合的邏輯復制工作大多由綜合器完成,不需要人手動調整。各大FPGA廠商的綜合器以及第三方綜合器都有這種功能。2.
FPGA中需要做很多重復工作在某些FPGA設計中,需要很多重復設計的時候,這時候邏輯復制也就有用了。例如:在某個特殊應用場合需要設計方向可以任意改變的240位寬的三態(tài)IO管腳。我們先看看常用的一個位寬的三態(tài)管腳怎么設計。
moduleinout_interface(dat_in,io_out,io_dir,dat_out);inputdat_in;inputio_dir;outputdat_out;inoutio_out;assignio_out=io_dir?dat_in:1'bz;assigndat_out=io_out;endmodule
如上述程序所示為單個雙向IO口的典型設計代碼,中間由IO輸入方向控制數(shù)據(jù)和高阻之間的切換,難題出現(xiàn)了,怎么設計240位寬的雙向IO口呢?難道如下列程序所示:
moduleinout_interface(dat_in,io_out,io_dir,dat_out);input[239:0]dat_in;input[239:0]io_dir;output[239:0]dat_out;inout[239:0]io_out;assignio_out=io_dir?dat_in:240'bz;assigndat_out=io_out;endmodule
顯然這樣是不行的,因為當io_dir為240位的時候只有當全為0的時候此式才為假,其余時候都為真,顯然達不到想要的每個IO都是雙向口的設計。修改代碼如下:
moduleinout_interface(dat_in,io_out,io_dir,dat_out);input[239:0]dat_in;input[239:0]io_dir;output[239:0]dat_out;inout[239:0]io_out;assignio_out[0]=io_dir[0]?dat_in[0]:1'bz;assigndat_out[0]=io_out[0];assignio_out[1]=io_dir[1]?dat_in[1]:1'bz;assigndat_out[1]=io_out[1];assignio_out[2]=io_dir[2]?dat_in[2]:1'bz;assigndat_out[2]=io_out[2];..//此處略去1萬行.assignio_out[239]=io_dir[239]?dat_in[239]:1'bz;assigndat_out[239]=io_out[239];endmodule顯然這種辦法能實現(xiàn)240位寬的獨立方向控制IO,但是估計寫代碼要累死人,有沒得更好的辦法呢?當然有,在verilog2001中有個邏輯復制語法——generate,可以對verilog模塊進行無限復制。有了這個模塊我們即可輕松通過邏輯復制來達到我們的要求了。
//單個雙向IO實現(xiàn)模塊modulepin_inout(indat,indir,outdat,outdatin);inputindat;inputindir;inoutoutdat;outputoutdatin;assignoutdat=indir?indat:1'bz;assignoutdatin=outdat;endmodulemoduleinout_interface(dat_in,io_out,io_dir,dat_out);input[239:0]dat_in;input[239:0]io_dir;output[239:0]dat_out;inout[239:0]io_out;//邏輯復制240次genvari;generatefor(i=0;i<240;i=i+1)begin:pin_looppin_inoutpin_inout_inst(.indat(dat_in[i]),.indir(io_dir[i]),.outdat(io_out[i]),.outdatin(dat_out[i]));endendgenerat
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 二零二五年度農業(yè)土地經(jīng)營權抵押貸款合同
- 2025年度智能家居裝修合同付款范本
- 二零二五年度股權投資合作框架協(xié)議:生物制藥產(chǎn)業(yè)投資合作框架協(xié)議
- 二零二五年度凍貨冷鏈運輸與保險合同
- 二零二五年度無人機技術授權合同書
- 2025年度物流并購財務顧問服務協(xié)議
- 寶興縣興綠林業(yè)投資有限公司2025年度公開招聘工作人員(6人)筆試參考題庫附帶答案詳解
- 2025航空工業(yè)集團中航技校園招聘筆試參考題庫附帶答案詳解
- 陽臺水電知識培訓課件
- 2025河北唐山人才發(fā)展集團有限責任公司為曹妃甸某大型國企招聘儲備外包員工50人筆試參考題庫附帶答案詳解
- 學院中層正副職民主測評表
- 不寧腿綜合征
- 華僑大學本??茖W生學生手冊
- 設備采購工程安裝進度計劃橫道圖
- 2023年黑龍江三江美術職業(yè)學院單招面試題庫及答案解析
- 2023年湖南中醫(yī)藥高等專科學校單招考試職業(yè)技能考試模擬試題及答案解析
- 機房工程機房建設驗收報告
- GB/T 7735-2004鋼管渦流探傷檢驗方法
- GB/T 2951.21-2008電纜和光纜絕緣和護套材料通用試驗方法第21部分:彈性體混合料專用試驗方法-耐臭氧試驗-熱延伸試驗-浸礦物油試驗
- 2023年廊坊市財信投資集團有限公司招聘筆試模擬試題及答案解析
- 福建師范大學教師高級職務聘任簡明表
評論
0/150
提交評論