FPGA集成數(shù)據(jù)緩沖器與分離FIFO_第1頁
FPGA集成數(shù)據(jù)緩沖器與分離FIFO_第2頁
FPGA集成數(shù)據(jù)緩沖器與分離FIFO_第3頁
全文預覽已結束

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

FPGA集成數(shù)據(jù)緩沖器與分離FIFO許多年輕的工程師在工作中考慮潛在設計選項時首先想到可編程邏輯。然而,隨著對可編程邏輯的日益依賴也給教授電路設計帶來了經(jīng)常被忽略的一些問題,這使許多年輕的工程師在創(chuàng)建系統(tǒng)時,沒有意識到現(xiàn)在有許多可選擇的技術能夠解決他們在設計方面的挑戰(zhàn)。在許多情況下,這種行業(yè)選擇的知識缺乏與實踐設置經(jīng)驗的缺乏是有關系的,這種專門技術的缺乏直接影響到他們設計高性能、低成本產(chǎn)品的能力。圖1:用于高性能路由器的40Gbps解決方案內(nèi)嵌的緩沖存儲器

這種趨勢的最好例子就是內(nèi)嵌的數(shù)據(jù)緩沖存儲應用。多年來,F(xiàn)IFO和多端口存儲器一直是資深設計工程師創(chuàng)建高性價比的數(shù)據(jù)緩沖子系統(tǒng)的事實上的標準。然而,隨著FPGA存儲器密度的增加,設計工程師們已經(jīng)選擇使用片上存儲器替代分立的FIFO或多端口存儲器的功能。對高級系統(tǒng)來說,把分立的FIFO或多端口存儲器功能集成到FPGA似乎很有意義。將多個數(shù)據(jù)緩沖器和數(shù)據(jù)控制功能集成一個芯片中,提供了一個更為優(yōu)秀的解決方案。其吸引力在于能使設計工程師減少元件數(shù)量和最大限度地縮小電路板的空間需求。為了幫助設計工程師,F(xiàn)PGA供應商提供了一系列標準化的設計構建模塊來加速開發(fā)進程。但是,優(yōu)秀的解決方案需要一定的成本,高密度的FPGA并不便宜。當數(shù)據(jù)總線速度超過100MHz,同時需要更高密度的緩沖器時,那就要更加昂貴的FPGA。性能也可能成為一個問題。當工程師把FIFO或多端口存儲器功能集成到可編程邏輯單元時,一些性能局限并不是顯而易見的。在許多情況下,采用分立元件或結合小型FPGA可以提供更為理想的解決方案。在沒有意識的情況下問題產(chǎn)生了。假定教育機構過分依賴可編程邏輯,那么今天的許多工程師就失去了對分立的專用存儲器最新發(fā)展的認識,例如FIFO和多端口存儲器。現(xiàn)在,半導體供應商可提供密度范圍高達18Mb的FIFO器件。讀寫端口能夠完全獨立地以高達250MHz的速度運行,而且DDR選項能使每個端口性能提高達20Gbps。眾多的可選擇端口特性使用戶可選擇總線的寬度、I/O電壓、數(shù)據(jù)速率和同步或異步操作。集成標記運算(flagoperation)增加了器件的功能,最重要的是,整個產(chǎn)品線的引腳兼容性使設計工程師很容易升級到更高的密度和速度。多端口存儲器有類似的發(fā)展過程。設計工程師可選擇每個端口不同總線寬度,支持8到72位之間的器件。這些器件在同步模式下速度高達200MHz或在異步模式訪問速率達10ns,同時密度高達36Mb。目前器件可支持的內(nèi)核電壓范圍為5V、3.3V、2.5V或1.8V,I/O電壓為5V、3.3V、2.5V,可選擇3.3V/2.5V或1.8V。還有許多特殊功能可供使用,包括全邊界計數(shù)器(full-boundarycounter)、獨立字節(jié)使能、沖突檢測、中斷、旗語和忙仲裁。內(nèi)嵌數(shù)據(jù)緩存的性能局限性

當一直被教育使用FPGA的工程師設計數(shù)據(jù)緩沖子系統(tǒng)時,他們自然地傾向于把FIFO設計成FPGA。然而許多人沒有意識到,因為他們設計中的FIFO數(shù)量的增加使他們面臨著性能局限性的問題。通常,這些工程師使用來自主要供應商的工具,自動地將多FIFO映射到單個物理存儲器模塊中,在多個特定用戶FIFO之間產(chǎn)生時間域復用所需的邏輯。然而,因為每個獨立的FIFO端口必須一起進行復用,所以每個FIFO端口的最高工作頻率與映射到設計中的FIFO的數(shù)量成反比。圖2:低功耗雙端口器件是多媒體智能電話的理想之選當每個FIFO器件利用其時鐘獨立運行時,數(shù)據(jù)、控制輸入和狀態(tài)標記、FIFO之間總的存儲帶寬是共享的。當一個FIFO器件的讀寫操作啟動時,定序器(sequencer)電路會在快速的時分復用(TDM)時鐘域存取物理數(shù)據(jù)。之后,定序器電路快速訪問TDM時鐘域的物理存儲器。然后,定序器把信息傳回到FIFO端口的時鐘域完成存儲存取。因為時鐘域的傳輸,F(xiàn)IFO器件的性能受到定序器電路的速度和使用的FIFO數(shù)量固有的限制。實際上,一些領先FPGA供應商推薦需要在高性能設計中把他們器件的FIFO數(shù)量控制在10個之內(nèi)。在把一個FPGA配置成雙端口時,也會有很多與性能相關的問題。在很多這種應用中,F(xiàn)PGA往往

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論