S3IP-OCM 硬件規(guī)范介紹

i iii 1 1 2 3 4 4 4 5 7 7 8 25 25 28 28 32 324.4電壓電流監(jiān)控 32 32 32 33 334.9系統(tǒng)上下電和復(fù)位 33 36 36 37 38 38 39 40 45 46前言1求、高速信號(hào)約束、散熱和環(huán)境。程傳勝(騰訊)、杜海峰(美團(tuán))、杜威(阿里)、黃一元((美團(tuán))、孫勇峰(騰訊)、田上飛(騰訊)、王超(阿里)、文權(quán)(騰訊)、王家富(京東)、王少鵬(中國(guó)信通院)、吳教仁(快手)、夏云磊(京東)、楊藩(百度)、楊光13OCM(OpenControlModule)作為其中的1)交換機(jī)廠家的控制模組差異較大。部分廠家采用私有的控制模組，部分廠家借用現(xiàn)有的一些CPU模組標(biāo)準(zhǔn)進(jìn)行修改和定制化來支持交換機(jī)應(yīng)用。模組的差a)無法很好的匹配用戶對(duì)于系統(tǒng)的需求。要么交換機(jī)廠家針對(duì)不同用戶開發(fā)和維成用戶開發(fā)、部署、運(yùn)營(yíng)的效率低下b)模組的多樣化反過來又會(huì)導(dǎo)致模組和系統(tǒng)的穩(wěn)定性無法持2)現(xiàn)有的一些CPU模組標(biāo)準(zhǔn)，比如COMe，并不十分適合白盒交換機(jī)的應(yīng)用：2義，多數(shù)情況下需要交換機(jī)廠商對(duì)信號(hào)做裁剪和調(diào)整信號(hào)定義。標(biāo)準(zhǔn)無法支持這樣的高速信號(hào)和接口。比如最新的交換芯片的控制接口已經(jīng)支持到2)接口和功能定義精簡(jiǎn)化，減少非必要和可自定義信號(hào)。4)支持下一代交換芯片和CPU對(duì)于接口速率和可編程邏輯單元，在白盒交換機(jī)中用于實(shí)現(xiàn)復(fù);45連接器高度、堆疊高度及器件限制高度如下表：高25825285226散熱器screwtorque推薦值0.器7和通流能力的需求,連接器的型號(hào)及基本信息如下表：8提供的應(yīng)用指導(dǎo)書/pdm_docs/as/202829OSISOSISOSISOSISOSISOSISOSISOSISOLILOLILOLILOLILOLILOLILOLILOLILOLILOLILOLILOLILOLILOLILOLILOLILOSISOSISOSISOSISOSISOSISOSISOSISOSISOSISOSISOSISOSS時(shí)鐘輸入信號(hào)在Baseboard上按信號(hào)定義如下表：OSISOSISOSISOSISSSOSISOSISLL信號(hào)定義如下表：OSISOSISOSISOSISOOSISOSISILLLSS阻L模組內(nèi)部的本地時(shí)鐘作為以太網(wǎng)時(shí)鐘。信號(hào)定義如下表：阻L信號(hào)定義如下表：SOSOSSSSSI接SOSI用SSOSSSISSSISSSISSSSSSSSSSISSSSSIS …OCMOSISOSISOLILISOSOSOSOSOSISISISISISOSOSOSOSISSSISISOSISISOSOSOSSSSSOSILOSOSOSOLI線連接到CPU_CARD_CIN_S。/SOSOLSSSSSLLS/SIS/afterderating?？偟耐髂芰镺L·12345678APECI_CPUPECI_VDDIOCPU_CARD_ID1CPU_CARD_ID2BCPU_CARD_CINCPU_CARD_ID0CVCC12VCC12DVCC12VCC12EVCC12VCC12FVCC12VCC12GVCC12VCC12CPU_RSV_GPIO_0CPU_RSV_GPIO_1HVCC12VCC12USB3_TX_DP1USB3_TX_DN1JVCC12VCC12USB3_TX_DP0USB3_TX_DN0KETH_TX_DP0ETH_TX_DN0LVCCRTC_3P3ETH_TX_DP1ETH_TX_DN1·9AOnlineOnline_CPLD_TMSOnlineOnline_CPLD_TCKBOnlineOnline_CPLD_TDIOnlineOnline_CPLD_TDOCSATA_RX_DP0SATA_RX_DP0SATA_RX_DN0SATA_RX_DN0PCIE_RX_DP18PCIE_RX_DP18PCIE_RX_DN18PCIE_RX_DN18DSATA_RX_DP1SATA_RX_DP1SATA_RX_DN1SATA_RX_DN1PCIE_RX_DP19PCIE_RX_DP19PCIE_RX_DN19PCIE_RX_DN19EFGCPUCPU_RSV_GPIO_2CPLDCPLD_RSV_GPIO0THERMTRIPTHERMTRIP_NSYSSYS_THERMTRIP_NHSATASATA_TX_DP1SATASATA_TX_DN1PCIE_TX_DP19PCIE_TX_DP19PCIE_TX_DN19PCIE_TX_DN19JSATASATA_TX_DP0SATASATA_TX_DN0PCIE_TX_DP18PCIE_TX_DP18PCIE_TX_DN18PCIE_TX_DN18KETH_TX_DP2ETH_TX_DP2ETH_TX_DN2ETH_TX_DN2ETH_TX_DP4ETH_TX_DP4ETH_TX_DN4ETH_TX_DN4LETH_TX_DP3ETH_TX_DP3ETH_TX_DN3ETH_TX_DN3ETH_TX_DP5ETH_TX_DP5ETH_TX_DN5ETH_TX_DN5·APCIEPCIE_CLK_OUT_DPPCIEPCIE_CLK_OUT_DNJTAGJTAG_TMSJTAGJTAG_TCKBPCIEPCIE_CLK_IN_DPPCIEPCIE_CLK_IN_DNJTAGJTAG_TDIJTAGJTAG_TDOCPCIE_RX_DP16PCIE_RX_DP16PCIE_RX_DN16PCIE_RX_DN16PCIE_RX_DP14PCIE_RX_DP14PCIE_RX_DN14PCIE_RX_DN14DPCIE_RX_DP17PCIE_RX_DP17PCIE_RX_DN17PCIE_RX_DN17PCIE_RX_DP15PCIE_RX_DP15PCIE_RX_DN15PCIE_RX_DN15EPCIE_CPU_RX_DP1PCIE_CPU_RX_DP1PCIE_CPU_RX_DN1PCIE_CPU_RX_DN1FPCIE_CPU_RX_DP0PCIE_CPU_RX_DP0PCIE_CPU_RX_DN0PCIE_CPU_RX_DN0GHPCIE_TX_DP17PCIE_TX_DP17PCIE_TX_DN17PCIE_TX_DN17PCIE_TX_DP15PCIE_TX_DP15PCIE_TX_DN15PCIE_TX_DN15JPCIE_TX_DP16PCIE_TX_DP16PCIE_TX_DN16PCIE_TX_DN16PCIE_TX_DP14PCIE_TX_DP14PCIE_TX_DN14PCIE_TX_DN14KETH_TX_DP6ETH_TX_DP6ETH_TX_DN6ETH_TX_DN6PCIEPCIE_CPU_TX_DP0PCIEPCIE_CPU_TX_DN0LETH_TX_DP7ETH_TX_DP7ETH_TX_DN7ETH_TX_DN7PCIEPCIE_CPU_TX_DP1PCIEPCIE_CPU_TX_DN1·ASUS_STAT_NSUS_STAT_NCPUCPU_PWR_EN0BCATERR_NCATERR_NSLP_S3_NSLP_S3_NSLP_S45_NSLP_S45_NCPCIE_RX_DP12PCIE_RX_DP12PCIE_RX_DN12PCIE_RX_DN12PCIE_RX_DP10PCIE_RX_DP10PCIE_RX_DN10PCIE_RX_DN10DPCIE_RX_DP13PCIE_RX_DP13PCIE_RX_DN13PCIE_RX_DN13PCIE_RX_DP11PCIE_RX_DP11PCIE_RX_DN11PCIE_RX_DN11EFPCIE_CPU_RX_DP2PCIE_CPU_RX_DP2PCIE_CPU_RX_DN2PCIE_CPU_RX_DN2PCIE_CPU_RX_DP4PCIE_CPU_RX_DP4PCIE_CPU_RX_DN4PCIE_CPU_RX_DN4GWAKEWAKE_NCPLDCPLD_RSV_GPIO1HPCIE_TX_DP13PCIE_TX_DP13PCIE_TX_DN13PCIE_TX_DN13PCIE_TX_DP11PCIE_TX_DP11PCIE_TX_DN11PCIE_TX_DN11JPCIE_TX_DP12PCIE_TX_DP12PCIE_TX_DN12PCIE_TX_DN12PCIE_TX_DP10PCIE_TX_DP10PCIE_TX_DN10PCIE_TX_DN10KLPCIEPCIE_CPU_TX_DP3PCIEPCIE_CPU_TX_DN3PCIEPCIE_CPU_TX_DP5PCIEPCIE_CPU_TX_DN5·40ALPC_CLKRUN_NLPC_CLKRUN_NLPCLPC_CLKOUT1BSPI_CS0_NSPI_CS0_NSPI_CS1_NSPI_CS1_NCPCIE_RX_DP8PCIE_RX_DP8LPCLPC_CLKOUT0LPC_LFRAME_NLPC_LFRAME_NDPCIE_RX_DP9PCIE_RX_DP9SPISPI_TPM_CS_NSPISPI_CLKEPCIE_CPU_RX_DP7PCIE_CPU_RX_DP7PCIE_CPU_RX_DN7PCIE_CPU_RX_DN7FPCIE_CPU_RX_DP6PCIE_CPU_RX_DP6PCIE_CPU_RX_DN6PCIE_CPU_RX_DN6SPISPI_MOSI_IO[0]SPISPI_MISO_IO[1]GMNGMNG_CLK1MNG_DATA1MNG_DATA1HPCIE_TX_DP9PCIE_TX_DP9PCIE_TX_DN9PCIE_TX_DN9SPI_IO[2]SPI_IO[2]SPI_IO[3]SPI_IO[3]JPCIE_TX_DP8PCIE_TX_DP8PCIE_TX_DN8PCIE_TX_DN8ESPI_ALERT0_NESPI_ALERT0_NKPCIEPCIE_CPU_TX_DP6PCIEPCIE_CPU_TX_DN6SMBSMB_CLK_HOSTSMBSMB_DATA_HOSTLPCIEPCIE_CPU_TX_DP7PCIEPCIE_CPU_TX_DN7MNGMNG_CLK0MNG_DATA0MNG_DATA0·41424344ABCPUCPU_PGOODCPU_PWR_EN1CPU_PWR_EN1CSMBSMB_ALRT_N_PECICPUCPU_CARD_CIN_SDSMLSML0_CLK_MESMLSML0_DATA_MEEETH_MDCETH_MDCETH_MDIOETH_MDIOFSMLSML1_CLK_MESMLSML1_DATA_MEGSMBSMB_CLK_PECISMBSMB_DATA_PECIHSMLSML0_ALRT_ME_NSMLSML1_ALRT_ME_NJJTAGJTAG_SELSMBSMB_ALRT_HOST_NKCPUCPU_INT_INCPUCPU_INT_OUTL·4546474849ABGPIOGPIO_UART2_RXD_I2C_SCLGPIOGPIO_UART2_TXD_I2C_SDACPCIE_RX_DP6PCIE_RX_DP6PCIE_RX_DP4PCIE_RX_DP4DPCIE_RX_DP7PCIE_RX_DP7PCIE_RX_DP5PCIE_RX_DP5EFPCIE_CPU_RX_DP8PCIE_CPU_RX_DP8PCIE_CPU_RX_DN8PCIE_CPU_RX_DN8PCIEPCIE_CPU_RX_DP10PCIE_CPU_RX_DN10PCIE_CPU_RX_DN10GHPCIE_TX_DP7PCIE_TX_DP7PCIE_TX_DN7PCIE_TX_DN7PCIE_TX_DP5PCIE_TX_DP5PCIE_TX_DN5PCIE_TX_DN5JPCIE_TX_DP6PCIE_TX_DP6PCIE_TX_DN6PCIE_TX_DN6PCIE_TX_DP4PCIE_TX_DP4PCIE_TX_DN4PCIE_TX_DN4KLPCIEPCIE_CPU_TX_DP9PCIEPCIE_CPU_TX_DN9PCIEPCIE_CPU_TX_DP11PCIEPCIE_CPU_TX_DN11·ANAC_CLKIN_REF_PNAC_CLKIN_REF_NBNAC_REF_CLKIN_ENCPCIE_RX_DP2PCIE_RX_DP0DEPCIE_CPU_RX_DP13PCIE_CPU_RX_DN13PCIE_CPU_RX_DP15PCIE_CPU_RX_DN15FPCIE_CPU_RX_DP12PCIE_CPU_RX_DN12PCIE_CPU_RX_DP14PC