填充不流動(dòng)膠芯片斷裂的有限元分析

填充不流動(dòng)膠芯片斷裂的有限元分析

1不流動(dòng)膠填充工藝隨著集成電路的快速發(fā)展，輸入和o的數(shù)量急劇增加，集成電路封裝也向快速化、25.高密度和低成本方向發(fā)展。倒裝配、焊接和壓板技術(shù)適合了這種發(fā)展趨勢(shì)。然而，由于芯片和有機(jī)模塊之間存在很大的熱膨脹系數(shù)差異（cte），這意味著焊接點(diǎn)在熱環(huán)過程中受到很大的周期性熱應(yīng)力適應(yīng)性的影響，導(dǎo)致裂紋的萌發(fā)和擴(kuò)展，這使得其非常疲勞，并且失敗。1987年，nakana提出將大量硅粉混合到聚合物環(huán)氧樹脂中，以填充到芯片和模塊之間，緩解硅芯片和有機(jī)模塊之間的熱損失，提高焊接長(zhǎng)度10.100倍。同時(shí)，這種粘合劑也可以保護(hù)ic芯片的環(huán)保作用。底粘合劑填充工藝快速應(yīng)用于倒裝、焊接和粘合劑填充。在傳統(tǒng)的緊致性制造工藝中，當(dāng)緊致性制造時(shí)，由于毛細(xì)化效果，應(yīng)充分利用芯片和基板之間的空間。與普通表面覆蓋（smt）相比，這種填充工藝應(yīng)加強(qiáng)充載工具的硬化和硬件連接。此外，隨著倒裝焊技術(shù)的發(fā)展，焊接槽中的低焊接槽和接頭之間的距離變得越來越大，毛細(xì)化效果不足，而且焊接槽中的面積也不足以填充到芯片和基板之間的空間。這也導(dǎo)致了不完全填充的現(xiàn)象。同時(shí)，這也增加了填充時(shí)間和成本。近年來，由其他人提出的不流動(dòng)粘合劑填充技術(shù)克服了上述缺點(diǎn)。在焊接之前，之前，無需流動(dòng)粘合劑鋪設(shè)，然后完成焊接和粘合劑硬化的過程[12、13、14、15、16、17、18]。異質(zhì)結(jié)和傳統(tǒng)的底膠材料應(yīng)該是不同的。這應(yīng)滿足以下條件。(1)不流動(dòng)膠在焊接中能起到助焊劑的功能;(2)焊點(diǎn)形成先于不流動(dòng)膠的固化;(3)膠在回流焊過程中能完全固化.各種膠的添加劑(如硬化劑、催化劑、填充粉料、耦合劑等)都會(huì)改變膠的材料屬性,進(jìn)而影響封裝的可靠性.不流動(dòng)膠一般由環(huán)氧樹脂、硬化劑、催化劑、助焊劑組成,通常不含SiO2類的填充顆粒.這是由于填充顆粒會(huì)影響焊點(diǎn)的形成以及焊料和金屬焊盤的浸潤(rùn)性.因此,和傳統(tǒng)底充膠相比,不流動(dòng)膠由于缺少了SiO2顆粒粉料對(duì)底充膠熱力學(xué)性能的調(diào)節(jié)作用,通常具有更高的熱膨脹系數(shù).目前,實(shí)驗(yàn)觀測(cè)到的填充不流動(dòng)膠倒裝焊封裝的失效模式有焊點(diǎn)疲勞失效、不流動(dòng)膠/芯片或不流動(dòng)膠/基板界面邊緣斷裂以及在焊點(diǎn)周圍的膠的整體斷裂,其中在界面處由于不同材料之間的熱失配所造成的分層是引起封裝器件失效的主要原因.但是隨著芯片越來越大,且越來越薄,芯片的碎裂問題也不容忽視.特別是在膠固化過程和溫度循環(huán)過程中,芯片將承受很大的熱應(yīng)力,往往會(huì)造成芯片碎裂.對(duì)于不流動(dòng)膠填充工藝,固化膠發(fā)生在回流焊過程中,固化溫度比傳統(tǒng)底充膠更高,因此在低溫時(shí)芯片應(yīng)力更大.而關(guān)于填充不流動(dòng)膠的倒裝焊封裝芯片可靠性問題的研究還少見報(bào)道.本文主要運(yùn)用斷裂力學(xué)方法分析了填充不流動(dòng)膠的倒裝焊封裝中芯片斷裂問題.采用有限元方法模擬計(jì)算了裂紋在芯片中心時(shí),芯片的應(yīng)力強(qiáng)度因子(SIF)和能量釋放率(ERR),并研究了裂紋長(zhǎng)度、膠的鋪展?fàn)顩r以及焊點(diǎn)排布、位置對(duì)芯片斷裂的影響,并與傳統(tǒng)的底充膠作了比較.2模擬假設(shè)的建立本文采用二維平面應(yīng)變模型來模擬填充不流動(dòng)膠的倒裝焊封裝芯片斷裂問題,并在芯片上表面中心預(yù)置一裂縫,其構(gòu)型如圖1所示.具體尺寸列在表1中.在模擬過程中做如下假設(shè):(1)倒裝焊封裝器件由Si芯片、錫鉛共晶焊料(37Pb/63Sn)形成的焊點(diǎn)、金屬化層(UBM)、Cu焊盤、FR4基板以及膠幾部分組成.(2)芯片、UBM、焊盤和基板為線彈性材料,焊料為粘塑性材料.膠的楊氏模量和熱膨脹系數(shù)與溫度相關(guān).所有材料的力學(xué)性能列在表2中.為了比較,傳統(tǒng)膠的材料屬性也列在表2中.(3)在芯片背面中心預(yù)置一裂縫.忽略所有的晶格缺陷以及其他工藝過程中產(chǎn)生的缺陷.3應(yīng)力強(qiáng)度因子ki和能量釋放率的變化本文利用ANSYS商用有限元軟件運(yùn)用斷裂力學(xué)方法分析了芯片斷裂問題,模擬計(jì)算了芯片的斷裂參數(shù).除焊點(diǎn)以外,其他所有材料均用平面8結(jié)點(diǎn)固體單元(Plane82).考慮到焊料的蠕變,焊點(diǎn)采用平面8結(jié)點(diǎn)粘塑性單元(Visco108).另外,為了防止裂縫兩側(cè)在模擬過程中的相互穿透,模擬中采用接觸元素(Contac48).圖2顯示了模擬的有限元網(wǎng)格以及裂紋尖端附近網(wǎng)格局部放大圖.在有限元模擬中,應(yīng)力自由態(tài)溫度取為不流動(dòng)膠的固化溫度(200℃).加載條件為從高溫(應(yīng)力自由態(tài)溫度)冷卻到室溫或溫度循環(huán)時(shí)的低溫(-55℃).模擬中基板底面的中點(diǎn)為固支點(diǎn),且對(duì)稱軸在x方向上的位移為0,以避免模擬構(gòu)型轉(zhuǎn)動(dòng).由于模擬中結(jié)構(gòu)和加載的對(duì)稱性,芯片的斷裂為單一的張開型斷裂模式.由斷裂力學(xué)模擬可以得到應(yīng)力強(qiáng)度因子KI和能量釋放率G.在線彈性條件下,KI和G可通過J積分計(jì)算,且G=J.J積分可以表達(dá)為公式(1),其中x軸平行于裂紋擴(kuò)展方向.J=∫ΓWdy?∫Γ(tx?ux?x+ty?uy?y)ds(1)J=∫ΓWdy-∫Γ(tx?ux?x+ty?uy?y)ds(1)其中Γ表示裂紋尖端周圍任一路徑;W是應(yīng)變能密度;tx=σxnx+σxyny是沿x軸的應(yīng)力矢量;ty=σyny+σxynx是沿y軸的應(yīng)力矢量;σ是應(yīng)力分量;n是路徑Γ的單位外法向矢量;u是位移矢量;s是沿路徑Γ的位移.J積分由各結(jié)點(diǎn)的應(yīng)力、應(yīng)變和位移的模擬結(jié)果計(jì)算得到.對(duì)平面應(yīng)變而言,應(yīng)力強(qiáng)度因子K與J積分的關(guān)系滿足下式.J=1?ν2EK2(2)J=1-ν2EΚ2(2)其中ν是泊松比;E為楊氏模量.根據(jù)斷裂力學(xué)理論,當(dāng)應(yīng)力強(qiáng)度因子K超過材料的臨界斷裂強(qiáng)度KIC時(shí),就會(huì)發(fā)生分層或斷裂.4模擬結(jié)果4.1不同裂紋長(zhǎng)度下si芯片斷裂強(qiáng)度的測(cè)試預(yù)置裂縫長(zhǎng)度取5μm到50μm.每隔5μm長(zhǎng)度產(chǎn)生一個(gè)有限元構(gòu)型,并進(jìn)行一次降溫加載下的有限元模擬,計(jì)算該預(yù)置裂縫下的能量釋放率.圖3顯示了20℃時(shí)填充不流動(dòng)膠和傳統(tǒng)底充膠兩種情況下芯片斷裂的能量釋放率和應(yīng)力強(qiáng)度因子隨裂紋長(zhǎng)度的變化曲線.從圖3(a)可以看出,能量釋放率值隨裂紋長(zhǎng)度增長(zhǎng)而增加,表明該種裂紋是不穩(wěn)定的,隨著裂紋的擴(kuò)展,會(huì)導(dǎo)致嚴(yán)重失穩(wěn).應(yīng)力強(qiáng)度因子隨裂紋長(zhǎng)度也呈現(xiàn)非線性增長(zhǎng)(圖3(b)).說明裂紋長(zhǎng)度越長(zhǎng),芯片斷裂的可能性也越大.按照Lee等所述,Si芯片在{111}平面的斷裂強(qiáng)度KIC=820MPa·μm1/2,對(duì)應(yīng)的能量釋放率為GIC=4.067MPa·μm.因此,本文所研究的倒裝焊封裝,在填充不流動(dòng)膠時(shí),芯片的閾值裂紋長(zhǎng)度ac為12μm,而填充傳統(tǒng)底充膠時(shí),閾值裂紋長(zhǎng)度ac大約為20μm.當(dāng)裂紋長(zhǎng)度超出了閾值長(zhǎng)度時(shí),裂紋就會(huì)失穩(wěn)擴(kuò)展,使芯片碎裂.顯然,對(duì)同等長(zhǎng)度的裂紋,填充不流動(dòng)膠的芯片更易斷裂.4.2芯片斷裂率測(cè)定取膠與基板的鋪展倒角為45°,比較膠與芯片的粘結(jié)鋪展高度分別為0、25%、50%、75%和100%芯片厚度五種情形(見圖1標(biāo)注)下芯片斷裂情況,模擬結(jié)果顯示在圖4(a)中.另取四組不同鋪展倒角(包括30°,45°,60°和無倒角),固定膠與芯片的鋪展高度為50%芯片厚度,模擬結(jié)果顯示在圖4(b)中,其中90°表示無倒角.從圖4可以看出,芯片應(yīng)力強(qiáng)度因子SIF值隨膠的鋪展高度以及倒角的變化很小,表明膠的鋪展?fàn)顩r與芯片斷裂無太大關(guān)系.4.3半模型的工作原理在研究膠材料屬性影響的一組模擬中,預(yù)置裂縫長(zhǎng)度均取為10μm,膠的鋪展高度為50%芯片厚度,鋪展倒角為45°,楊氏模量和熱膨脹系數(shù)均有高低兩種取值(分別對(duì)應(yīng)于流動(dòng)的和不流動(dòng)底充膠實(shí)際值).不同組合后分別作有限元模擬,計(jì)算芯片斷裂的能量釋放率和應(yīng)力強(qiáng)度因子(表3),結(jié)果表明芯片斷裂與膠的這兩種材料參數(shù)非常有關(guān).在高的楊氏模量和熱膨脹系數(shù)下,芯片更容易斷裂.圖5給出了包含7個(gè)焊點(diǎn)的倒裝焊封裝的半模型示意圖,原點(diǎn)位于基板底部中心.對(duì)不同位置的焊點(diǎn)進(jìn)行編號(hào),最靠近中心的焊點(diǎn)為1#,依次向外遞推,最靠近芯片邊緣的焊點(diǎn)為7#.表3中M2～M4組指半模型中只有編號(hào)為7#的最邊緣一個(gè)焊點(diǎn),而M5～M7組半模型中包含中心位置1#和邊緣7#兩個(gè)焊點(diǎn),M1組表示全滿的焊球陣列.比較表3中M2～M4組和M5～M7組的斷裂參數(shù)結(jié)果,可以發(fā)現(xiàn)兩個(gè)系列隨楊氏模量和熱膨脹系數(shù)的變化略有不同.在M2～M4組中最低的應(yīng)力強(qiáng)度因子SIF為M2,其楊氏模量和熱膨脹系數(shù)都很低.M4的楊氏模量與M2一致,熱膨脹系數(shù)比M2小,其SIF只是略高于M2(小于1%),而M3的SIF明顯高于M2和M3,表明楊氏模量的作用比較顯著.對(duì)M5～M7三組而言,最低SIF值的M7組也同樣具有低的楊氏模量和熱膨脹系數(shù).而M5和M6都是采用不流動(dòng)膠的高熱膨脹系數(shù)值,其SIF大大高于M7,而M5和M6僅相差3%左右,說明在這三組當(dāng)中,膠的熱膨脹系數(shù)的大小對(duì)芯片斷裂的作用更大,楊氏模量的作用被削弱.M2～M4組和M5～M7組的差別只是焊點(diǎn)排布,卻導(dǎo)致芯片斷裂對(duì)膠的楊氏模量和熱膨脹系數(shù)變化的敏感程度不同,說明焊點(diǎn)排布對(duì)芯片的斷裂也有很大影響.4.4焊接點(diǎn)位置對(duì)芯片斷裂的影響在本組有限元模擬中,芯片預(yù)置裂縫和底充膠鋪展幾何參數(shù)同上一組模擬.表4列出了填充不流動(dòng)膠和傳統(tǒng)底充膠時(shí)不同焊點(diǎn)排布下的J積分結(jié)果.從表中可以看出,填充不流動(dòng)膠時(shí),芯片斷裂的能量釋放率受焊點(diǎn)排布影響很大;而填充傳統(tǒng)底充膠時(shí),二者的關(guān)系不大.另外,包含芯片中心位置1#焊點(diǎn)的芯片能量釋放率(A3,A4和A5)明顯高于其他焊點(diǎn)陣列.由于FR4基板和膠的熱膨脹系數(shù)比較大,在冷卻過程中,將比芯片收縮得更厲害,導(dǎo)致封裝整體向下彎曲,同時(shí)芯片受到比較大的軸向壓縮應(yīng)力.不同的焊點(diǎn)排布將影響封裝整體翹曲,從而引起芯片斷裂參數(shù)的變化.同時(shí),由于芯片與基板之間除焊點(diǎn)以外,其余空間均被膠填滿.填充不同的膠也會(huì)對(duì)倒裝焊封裝的變形產(chǎn)生影響.傳統(tǒng)底充膠的熱膨脹系數(shù)與焊料相近(見表2),因此焊點(diǎn)排布對(duì)封裝整體的變形以及芯片的斷裂影響不大(見表4).而不流動(dòng)膠的楊氏模量比較小,熱膨脹系數(shù)比較大.在冷卻過程中更易產(chǎn)生變形,收縮也更明顯.因此,填充不流動(dòng)膠時(shí),芯片的變形和斷裂與焊點(diǎn)排布相關(guān).A3,A4和A5的能量釋放率比較高說明焊點(diǎn)的位置對(duì)芯片斷裂有影響.4.5焊點(diǎn)組合影響下芯片中心彎曲為了研究焊點(diǎn)位置對(duì)芯片斷裂的影響,在半模型中進(jìn)一步僅取兩個(gè)焊點(diǎn),即邊緣焊點(diǎn)(7#焊點(diǎn))和其他任一焊點(diǎn)(從1#至6#焊點(diǎn)),分別模擬這六種不同焊點(diǎn)位置條件下,倒裝焊封裝從固化溫度冷卻到-55℃時(shí)芯片的應(yīng)力強(qiáng)度因子的變化,結(jié)果見圖6.在所有組合中,僅焊點(diǎn)的位置不同,其他條件完全一致.圖6結(jié)果顯示1#+7#組合具有最大的應(yīng)力強(qiáng)度因子值,最低的為3#+7#焊點(diǎn)組合,而且除1#+7#組合數(shù)值明顯較高以外,其他組合之間SIF相差不大.用芯片在冷卻過程中的變形可以解釋上述結(jié)果.圖7給出了1#+7#,2#+7#和3#+7#三種焊點(diǎn)組合時(shí),芯片底面各結(jié)點(diǎn)在-55℃時(shí)y方向上位移的有限元模擬結(jié)果.其中虛線表示具有該編號(hào)的焊點(diǎn)在x軸上的中心坐標(biāo)位置.從圖中可以看出,1#+7#焊點(diǎn)組合的芯片中心彎曲得最為嚴(yán)重;3#+7#焊點(diǎn)組合時(shí)的芯片最平坦.這表明焊點(diǎn)離芯片中心越近,芯片中心處彎曲得越厲害,導(dǎo)致芯片更易斷裂.模擬結(jié)果顯示1#+7#焊點(diǎn)組合的SIF比3#+7#焊點(diǎn)組合的高,且高達(dá)44%左右(見圖6),這與芯片變形結(jié)果一致,也表明焊點(diǎn)位置的影響不可忽視.隨著焊點(diǎn)組合從3#+7#移到6#+7#,SIF值略有增長(zhǎng)(見圖6).對(duì)應(yīng)的這兩種條件下芯片表面的彎曲變形顯示在圖8(a)中.可以看到6#+7#組合芯片中心彎曲略高于3#+7#組合.圖8(b)和圖8(c)是這兩種焊點(diǎn)組合條件下芯片分別在3#和6#焊點(diǎn)位置附近的Uy曲線.比較這兩張圖可以發(fā)現(xiàn),3#+7#和6#+7#的芯片變形在3#和6#焊點(diǎn)位置附近發(fā)生了變化.在3#焊點(diǎn)位置附近(圖8(b)),3#+7#的Uy高于6#+7#;而在6#焊點(diǎn)位置附近(圖8(c)),3#+7#的Uy低于6#+7#.這可能是由于焊料比不流動(dòng)膠的楊氏模量高,比熱膨脹系數(shù)低,因此在冷卻過程中焊料相對(duì)于不流動(dòng)膠只有很小的變形,使得芯片與基板之間的間隙主要靠焊點(diǎn)支撐,導(dǎo)致在焊點(diǎn)位置附近的芯片變形減小.在本模擬中,幾何構(gòu)型、材料屬性以及焊點(diǎn)的位置致使3#+7#焊點(diǎn)組合時(shí)的芯片應(yīng)力強(qiáng)度因子最低.由于目前斷裂力學(xué)還只是二維模型計(jì)算比較成熟,因此本文是采用二維平面應(yīng)變近似進(jìn)行有限元模擬的.但二維模擬有其不足之處,主要是不能具體反映應(yīng)力應(yīng)變的三維空間分布,尤其是當(dāng)芯片為矩形時(shí).5不同填充材料下不流動(dòng)膠芯片的斷裂分析本文模擬了填充不流動(dòng)膠的倒裝焊封裝