蘇州大學(xué)《微機(jī)原理接口技術(shù)》課件-第2章微處理器與總線

第2章微處理器與總線蘇州大學(xué)《微機(jī)原理接口技術(shù)》主要內(nèi)容：微處理器的功能和結(jié)構(gòu)8088/8086微處理器特點(diǎn)主要引線功能和內(nèi)部結(jié)構(gòu)內(nèi)部寄存器實(shí)地址模式下的存儲器尋址總線時(shí)序總線一、微處理器及8088/8086CPU1.微處理器運(yùn)算器控制器內(nèi)部寄存器微處理器2.程序和指令程序：具有一定功能的指令的有序集合指令：由人向計(jì)算機(jī)發(fā)出的、能夠?yàn)橛?jì)算機(jī)所識別的命令。3.

指令執(zhí)行的一般過程取指令取指部件，分析部件，執(zhí)行部件指令譯碼讀取操作數(shù)執(zhí)行指令存放結(jié)果4.順序執(zhí)行和并行流水線順序執(zhí)行方式：各功能部件交替工作，按順序完成指令的執(zhí)行過程。并行流水線方式：各功能部件并行工作。順序工作方式取指令1執(zhí)行指令1分析指令1CPUBUS忙碌忙碌取指令2執(zhí)行指令2分析指令2并行流水線工作方式

EU取指令1執(zhí)行指令1分析指令1CPU取指令2執(zhí)行指令2分析指令2取指令3執(zhí)行指令3分析指令3

BIU忙碌忙碌忙碌忙碌忙碌

5.

8088/8086CPU的特點(diǎn)采用并行流水線工作方式

——通過設(shè)置指令預(yù)取隊(duì)列實(shí)現(xiàn)對內(nèi)存空間實(shí)行分段管理

——

將內(nèi)存分為4個(gè)段并設(shè)置地址段寄存器，以實(shí)現(xiàn)對1MB空間的尋址支持多處理器系統(tǒng)CPU內(nèi)部結(jié)構(gòu)存儲器尋址部分工作模式6.8088CPU的兩種工作模式8088可工作于兩種模式下

最小模式最大模式最小模式為單處理器模式。最大模式為多處理器模式。兩種工作模式的選擇方式8088是工作在最小還是最大模式由MN/MX引線的狀態(tài)決定。MN/MX=0——工作于最大模式MN/MX=1——工作于最小模式二、8088/8086的引線及功能1.主要引線——最小模式下的8088引線地址線和數(shù)據(jù)線：AD0—AD7：低8位地址和低8位數(shù)據(jù)信號分時(shí)復(fù)用。在傳送地址信號時(shí)為單向，傳送數(shù)據(jù)信號時(shí)為雙向。A16--A19：高4位地址信號，與狀態(tài)信號分時(shí)復(fù)用。A8—A15：8位地址信號主要的控制和狀態(tài)信號WR：寫信號；RD：讀信號；IO/M：為“0”表示訪問內(nèi)存，為“1”表示訪問接口；DEN：低電平有效時(shí)，允許進(jìn)行讀/寫操作；DT/R：數(shù)據(jù)收發(fā)器的傳送方向控制；ALE：地址鎖存信號；RESET：復(fù)位信號。例：當(dāng)WR=1，RD=0，IO/M=0時(shí)，表示CPU當(dāng)前正在進(jìn)行讀存儲器操作READY信號中斷請求和響應(yīng)信號INTR：可屏蔽中斷請求輸入端NMI：非屏蔽中斷請求輸入端INTA：中斷響應(yīng)輸出端總線保持信號HOLD：總線保持請求信號輸入端。當(dāng)CPU

以外的其他設(shè)備要求占用總線時(shí)，通過該引腳向CPU發(fā)出請求。HLDA：總線保持響應(yīng)信號輸出端。CPU對

HOLD信號的響應(yīng)信號。2.8088和8086CPU引線功能比較數(shù)據(jù)總線寬度不同8088的外部總線寬度是8位，8086為16位。訪問存儲器和輸入輸出控制信號含義不同8088——IO/M=0表示訪問內(nèi)存；8086——IO/M=1表示訪問內(nèi)存。其他部分引線功能的區(qū)別三、8088/8086的內(nèi)部結(jié)構(gòu)1.組成8088/8086內(nèi)部由兩部分組成：

執(zhí)行單元（EU）總線接口單元（BIU）2.執(zhí)行單元運(yùn)算器8個(gè)通用寄存器1個(gè)標(biāo)志寄存器

EU部分控制電路教材第43頁圖2-6圖執(zhí)行單元功能指令譯碼指令執(zhí)行暫存中間運(yùn)算結(jié)果保存運(yùn)算結(jié)果特征指令的執(zhí)行在標(biāo)志寄存器FLAGS中在ALU中完成在通用寄存器中3.總線接口單元功能：從內(nèi)存中取指令到指令預(yù)取隊(duì)列指令預(yù)取隊(duì)列是并行流水線工作的基礎(chǔ)負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送在執(zhí)行轉(zhuǎn)移程序時(shí)，BIU使指令預(yù)取隊(duì)列復(fù)位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行。結(jié)論指令預(yù)取隊(duì)列的存在使EU和BIU兩個(gè)部分可同時(shí)進(jìn)行工作，從而：提高了CPU的效率；降低了對存儲器存取速度的要求四、內(nèi)部寄存器內(nèi)部寄存器的類型含14個(gè)16位寄存器，按功能可分為三類8個(gè)通用寄存器4個(gè)段寄存器2個(gè)控制寄存器深入理解：每個(gè)寄存器中數(shù)據(jù)的含義1.通用寄存器數(shù)據(jù)寄存器（AX，BX，CX，DX）地址指針寄存器（SP，BP）變址寄存器（SI，DI）數(shù)據(jù)寄存器8088/8086含4個(gè)16位數(shù)據(jù)寄存器，它們又可分為8個(gè)8位寄存器，即：AXBXCXDXAH，ALCH，CLBH，BLDH，DL數(shù)據(jù)寄存器特有的習(xí)慣用法AX：累加器。所有I/O指令都通過AX與接口傳送信息，中間運(yùn)算結(jié)果也多放于AX中；BX：基址寄存器。在間接尋址中用于存放基地址；CX：計(jì)數(shù)寄存器。用于在循環(huán)或串操作指令中存放計(jì)數(shù)值；DX：數(shù)據(jù)寄存器。在間接尋址的I/O指令中存放

I/O端口地址；在32位乘除法運(yùn)算時(shí)，存放高16位數(shù)。地址指針寄存器SP：堆棧指針寄存器，其內(nèi)容為棧頂?shù)钠频刂罚籅P：基址指針寄存器，常用于在訪問內(nèi)存時(shí)存放內(nèi)存單元的偏移地址。BX與BP在應(yīng)用上的區(qū)別作為通用寄存器，二者均可用于存放數(shù)據(jù)；作為基址寄存器，用BX表示所尋找的數(shù)據(jù)在數(shù)據(jù)段；用BP則表示數(shù)據(jù)在堆棧段。變址寄存器SI：源變址寄存器DI：目標(biāo)變址寄存器變址寄存器在指令中常用于存放數(shù)據(jù)在內(nèi)存中的地址。2.控制寄存器IP指令指針寄存器，其內(nèi)容為下一條要執(zhí)行指令的偏移地址。FLAGS標(biāo)志寄存器，存放運(yùn)算結(jié)果的特征6個(gè)狀態(tài)標(biāo)志位（CF，SF，AF，PF，OF，ZF）3個(gè)控制標(biāo)志位（IF，TF，DF）內(nèi)存中的程序指令1指令2指令n┇分析獲取操作數(shù)執(zhí)行存放結(jié)果┇程序計(jì)數(shù)器PC地址CPU取出操作數(shù)狀態(tài)標(biāo)志位（1）CF（CarryFlag）進(jìn)位標(biāo)志位。加(減)法運(yùn)算時(shí)，若最高位有進(jìn)(借)位則CF=1PF（ParityFlag）奇偶標(biāo)志位。運(yùn)算結(jié)果的低8位中“1”的個(gè)數(shù)為偶數(shù)時(shí)PF=lAF（AuxiliaryCarryFlag）輔助進(jìn)位標(biāo)志位。加(減)操作中，若Bit3向Bit4有進(jìn)位(借位)，AF=1狀態(tài)標(biāo)志位（2）ZF（ZeroFlag）零標(biāo)志位。當(dāng)運(yùn)算結(jié)果為零時(shí)ZF=1SF（SignFlag）符號標(biāo)志位。當(dāng)運(yùn)算結(jié)果的最高位為1時(shí)，SF=lOF（OverflowFlag）溢出標(biāo)志位。當(dāng)算術(shù)運(yùn)算的結(jié)果超出了有符號數(shù)的可表達(dá)范圍時(shí)，OF=l

狀態(tài)標(biāo)志位例給出以下運(yùn)算結(jié)果及運(yùn)算后各狀態(tài)標(biāo)志位的狀態(tài)：10110110+1111010010110110

+11110100101010101CF=OF=AF=PF=SF=ZF=111010控制標(biāo)志位TF（TrapFlag）陷井標(biāo)志位，也叫跟蹤標(biāo)志位。TF=1時(shí)，使CPU處于單步執(zhí)行指令的工作方式。IF（InterruptEnableFlag）中斷允許標(biāo)志位。IF=1使CPU可以響應(yīng)可屏蔽中斷請求。DF（DirectionFlag）方向標(biāo)志位。在數(shù)據(jù)串操作時(shí)確定操作的方向。3.段寄存器作用用于存放相應(yīng)邏輯段的段基地址8086/8088內(nèi)存中邏輯段的數(shù)量最多為64K個(gè)8086/8088內(nèi)存中邏輯段的類型代碼段數(shù)據(jù)段附加段堆棧段存放指令代碼存放操作的數(shù)據(jù)存放操作的數(shù)據(jù)存放暫時(shí)不用但需保存的數(shù)據(jù)。為什么叫邏輯段？每個(gè)段寄存器中存放的內(nèi)容=？段寄存器CS代碼段寄存器，存放代碼段的段基地址。DS數(shù)據(jù)段寄存器，存放數(shù)據(jù)段的段基地址。ES附加段寄存器，存放數(shù)據(jù)段的段基地址。SS堆棧段寄存器，存放堆棧段的段基地址段寄存器的值表明相應(yīng)邏輯段在內(nèi)存中的位置五、存儲器尋址1.

內(nèi)存單元的編址（1）每個(gè)內(nèi)存單元在整個(gè)內(nèi)存空間中都具有惟一的地址每個(gè)內(nèi)存單元的地址碼都由兩部分組成：段（基）地址16位段內(nèi)地址16位相對地址/偏移地址物理地址8088為16位結(jié)構(gòu)，所以段地址和偏移地址均為16位存儲器的編址（2）段基地址：決定存儲單元在內(nèi)存中的位置相對地址（偏移地址）決定該存儲單元相對段內(nèi)第一個(gè)單元的距離邏輯段的起始地址稱為段首每個(gè)邏輯段內(nèi)的第一個(gè)單元段首的偏移地址=0存儲器的編址（3）0000段基地址（16位）段首地址（段首的物理地址）×××???×××1904段首的偏移地址：0000H段基地址（16位）×××???×××31015×××???×××存儲器的編址（4）例：段基地址=6000H段首地址偏移地址=0009H物理地址數(shù)據(jù)段60009H00H12H60000H9物理地址：內(nèi)存單元在整個(gè)內(nèi)存空間中的惟一地址2.實(shí)地址模式下的存儲器地址變換內(nèi)存物理地址由段基地址和偏移地址組成物理地址=段基地址×16+偏移地址0000段首地址×××???×××1904×××???×××偏移地址+物理地址例：已知CS=1055H，DS=250AHES=2EF0HSS=8FF0H畫出各段在內(nèi)存中的分布。例：CS=1055H段首地址=10550HDS=250AH段首地址=250A0HES=2EF0HSS=8FF0H10550H250A0H2EF00H8FF00H代碼段數(shù)據(jù)段附加段堆棧段例設(shè)某操作數(shù)存放在數(shù)據(jù)段，DS=250AH，數(shù)據(jù)所在單元的偏移地址=0204H。則該操作數(shù)所在單元的物理地址為：250AH×16+0204H=252A4H3.存儲器的保護(hù)模式保護(hù)模式：支持多任務(wù)的工作模式，提供了多任務(wù)保護(hù)機(jī)制；內(nèi)存段的訪問受到限制，不能再隨意存取數(shù)據(jù)段。保護(hù)模式下的內(nèi)存訪問不再直接從段寄存器中獲得段基地址，段基地址存放在內(nèi)存的段描述符表中，由段描述符寄存器給出段描述符表的基地址，段寄存器中僅存放段選擇符。保護(hù)模式下的存儲器地址變換4.堆棧及堆棧段的使用堆棧：內(nèi)存中一個(gè)特殊區(qū)域，用于存放暫時(shí)不用或需要保護(hù)的數(shù)據(jù)。常用于響應(yīng)中斷或子程序調(diào)用。例：已知SS=1000H，SP=0100H則：堆棧段的段首地址=棧頂（偏移）地址=若該段最后一個(gè)單元地址為10200H，則：棧底偏移地址=段首棧底棧頂堆棧區(qū)10000H0100H0200H5.內(nèi)部寄存器小結(jié)全部為16位寄存器只有4個(gè)數(shù)據(jù)寄存器分別可分為2個(gè)8位寄存器所有16位寄存器中：全部通用寄存器中，只有AX和CX中的內(nèi)容一定為參加運(yùn)算的數(shù)據(jù)，其余通用寄存器中的內(nèi)容可能是數(shù)據(jù)，也可能是存放數(shù)據(jù)的地址；SP中的內(nèi)容通常為堆棧段的棧頂?shù)刂罚欢渭拇嫫髦械膬?nèi)容為相應(yīng)邏輯段的段地址；IP中的內(nèi)容為下一條要取的指令的偏移地址；FLAGS中有9位標(biāo)志位6.實(shí)模式下的存儲器尋址小結(jié)每個(gè)內(nèi)存單元在整個(gè)內(nèi)存空間中都具有惟一地址每個(gè)內(nèi)存單元的地址都由兩部分組成：段基地址段內(nèi)相對地址（偏移地址）段基地址決定了邏輯段在內(nèi)存中所占的區(qū)域，改變段基地址，則改變了邏輯段的位置。一個(gè)邏輯段的默認(rèn)長度為64KB，最小長度值為16B。邏輯段可以有多個(gè)，但只有4種類型。在一個(gè)程序模塊中，每種類型的邏輯段最多只能有一個(gè)。六、總線時(shí)序時(shí)序時(shí)序：CPU各引腳信號在時(shí)間上的關(guān)系總線周期：CPU完成一次訪問內(nèi)存（或接口）操作所需要的時(shí)間。一個(gè)總線周期至少包括4個(gè)時(shí)鐘周期。七、8088系統(tǒng)總線主要內(nèi)容：總線的基本概念和分類；總線的工作方式；常用系統(tǒng)總線標(biāo)準(zhǔn)。1.概述總線：

是一組導(dǎo)線和相關(guān)的控制、驅(qū)動(dòng)電路的集合。是計(jì)算機(jī)系統(tǒng)各部件之間傳輸?shù)刂?、?shù)據(jù)和控制信息的通道。地址總線（AB）數(shù)據(jù)總線（DB）控制總線（CB）2.總線分類CPU總線系統(tǒng)總線外部總線片內(nèi)總線片外總線按相對CPU的位置分按層次結(jié)構(gòu)分3.總線的系統(tǒng)結(jié)構(gòu)單總線結(jié)構(gòu)CPUMMI/OI/OI/O多總線結(jié)構(gòu)面向CPU的雙總線結(jié)構(gòu)面向主存的雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)多總線結(jié)構(gòu)面向CPU的雙總線結(jié)構(gòu)存儲器與I/O接口間無直接通道CPUMI/OI/OI/O面向存儲器的雙總線結(jié)構(gòu)在單總線結(jié)構(gòu)基礎(chǔ)上增加一條CPU到存儲器的高速總線CPUMI/OI/OI/O現(xiàn)代微機(jī)中的多總線結(jié)構(gòu)4.總線的基本功能數(shù)據(jù)傳送