數(shù)字電子技術(shù)（山東聯(lián)盟-中國(guó)石油大學(xué)（華東））智慧樹(shù)知到課后章節(jié)答案2023年下中國(guó)石油大學(xué)（華東）

數(shù)字電子技術(shù)（山東聯(lián)盟-中國(guó)石油大學(xué)（華東））智慧樹(shù)知到課后章節(jié)答案2023年下中國(guó)石油大學(xué)（華東）中國(guó)石油大學(xué)（華東）

第一章測(cè)試

（100111011.011）2=（

）16

A:9D.BB:83B.3C:13B.6D:16B.3

答案:13B.6

已知字母Z的ASCII碼是5AH，則字母Y的ASCII碼是（

）。

A:101100HB:5BHC:1011010BD:59H

答案:59H

二進(jìn)制數(shù)110000轉(zhuǎn)換為十六進(jìn)制數(shù)等于（

）。

A:7B:30C:77D:D7

答案:30

二進(jìn)制數(shù)1010.101對(duì)應(yīng)的十進(jìn)制數(shù)是（

）。

A:10.625B:11.33C:12.75D:16.75

答案:10.625

十六進(jìn)制數(shù)1A2對(duì)應(yīng)的十進(jìn)制數(shù)是（

）。

A:578B:208C:418D:308

答案:418

有一個(gè)數(shù)是123，它與十六進(jìn)制數(shù)53相等，則該數(shù)是（

）進(jìn)制。

A:10B:2C:8D:5

答案:8

下列4個(gè)無(wú)符號(hào)十進(jìn)制整數(shù)中，能用8個(gè)二進(jìn)制位表示的是（

）。

A:313B:201C:257D:296

答案:201

（2004）10+（32）16的結(jié)果是（

）。

A:（806）16

B:（4006）8

C:（111000000110）2D:（2054）10

答案:（806）16

;（4006）8

;（2054）10

十進(jìn)制25對(duì)應(yīng)的8421BCD碼為（100101）8421BCD。

A:對(duì)B:錯(cuò)

答案:錯(cuò)

（01110010）格雷碼=（

）余3BCD

A:01010011B:10000110C:01100100D:01000010

答案:10000110

第二章測(cè)試

在邏輯運(yùn)算中，如果F+G=1，則F=1-G。

A:對(duì)B:錯(cuò)

答案:錯(cuò)

A，B，C是輸入變量，Y是輸出變量，請(qǐng)寫出Y的最簡(jiǎn)或與表達(dá)式。

A:Y=A'B'+A'C'+B'C'+ABCB:Y=A'BC+ABC'+AB'CC:Y=(A+B'+C')(A'+B'+C)(A'+B+C')D:Y=(A+B)(A+C)(B+C)(A'+B'+C')

答案:Y=(A+B)(A+C)(B+C)(A'+B'+C')

假設(shè)一個(gè)邏輯函數(shù)的卡諾圖如下圖所示，請(qǐng)寫出其對(duì)應(yīng)的約束條件。

A:A'=BB:A'B+AB'=1C:A=BD:AB=0

答案:A'=B;A'B+AB'=1

以下表達(dá)式符合邏輯運(yùn)算法則的是（

）。

A:A+1=1B:0<1C:1+1=10D:1+0=0

答案:A+1=1

邏輯變量的取值1和0在電路中通常用（

）表示。

A:電壓的高、低B:其他選項(xiàng)都不對(duì)C:電流的有、無(wú)D:開(kāi)關(guān)的閉合、斷開(kāi)

答案:電壓的高、低;開(kāi)關(guān)的閉合、斷開(kāi)

邏輯函數(shù)的表示方法中具有唯一性的是（

）。

A:真值表

B:表達(dá)式C:邏輯圖D:卡諾圖

答案:真值表

;卡諾圖

A+BC=（

）。

A:A+BB:B+CC:A+CD:(A+B)(A+C)

答案:(A+B)(A+C)

在何種輸入條件下，或非運(yùn)算的結(jié)果是邏輯0。

A:任一輸入為0，其他輸入為1B:任一輸入為1C:全部輸入為0D:全部輸入為1

答案:任一輸入為0，其他輸入為1;任一輸入為1;全部輸入為1

邏輯變量的取值1比0大。

A:錯(cuò)B:對(duì)

答案:錯(cuò)

如果兩個(gè)邏輯函數(shù)具有相同的真值表，則這兩個(gè)邏輯函數(shù)必然相等。

A:錯(cuò)B:對(duì)

答案:對(duì)

第三章測(cè)試

假設(shè)Vdd=5V，CMOS反相器的噪聲容限均比TTL反相器的噪聲容限高。

A:對(duì)B:錯(cuò)

答案:對(duì)

所有的集成邏輯門其輸入端個(gè)數(shù)都超過(guò)1個(gè)。

A:錯(cuò)B:對(duì)

答案:錯(cuò)

三極管作為開(kāi)關(guān)使用時(shí)是處于（

）狀態(tài)。

A:截止B:放大C:飽和D:倒置

答案:截止;飽和

以下門電路中，可以實(shí)現(xiàn)“線與”的是（

）。

A:三態(tài)門B:OD門C:OC門D:與非門

答案:OD門;OC門

某二輸入端的TTL門輸出允許的灌電流和拉電流分別為IOL=15mA，IOH=4mA，允許的輸入低電平和高電平電流分別為IIL=1.5mA，IIH=50uA。該TTL門能帶（

）個(gè)同類型的門。

A:80B:10C:40D:8

答案:10

在CMOS門電路中，輸出端能并聯(lián)使用的電路有（

）。

A:三態(tài)門B:與非門C:或門D:OD門

答案:三態(tài)門;OD門

對(duì)于CMOS門電路，以下說(shuō)法錯(cuò)誤的是（

）。

A:輸入端懸空會(huì)造成邏輯出錯(cuò)B:輸入端接510K歐姆的大電阻到地相當(dāng)于接高電平C:噪聲容限與電源電壓有關(guān)D:輸入端接510歐姆的小電阻到地相當(dāng)于接低電平

答案:輸入端接510K歐姆的大電阻到地相當(dāng)于接高電平

某2輸入端集成門電路，其輸入低電平電流為1mA，輸入高電平電流為10uA，灌電流最大值為8mA，拉電流最大值為400uA，則其扇出系數(shù)為N=（

）。

A:8B:20C:10D:40

答案:8

如圖所示電路均為TTL電路，能顯示F=A'功能的電路是（

）。

A:AB:DC:BD:C

答案:D

OD門電路如圖所示，其輸出函數(shù)為（

）。

A:F=(AB+BC)'B:F=(A+B)(B+C)C:F=(ABBC)'D:F=AB+BC

答案:F=(AB+BC)'

第四章測(cè)試

能夠設(shè)計(jì)一般組合邏輯電路的電路包括（

）。

A:數(shù)據(jù)選擇器B:編碼器C:譯碼器D:加法器

答案:數(shù)據(jù)選擇器;編碼器;譯碼器;加法器

組合邏輯電路設(shè)計(jì)的最簡(jiǎn)是指（

）。

A:器件的種類最少B:電路邏輯表達(dá)式最簡(jiǎn)C:器件之間的連線最少D:電路所用的器件數(shù)量最少

答案:器件的種類最少;器件之間的連線最少;電路所用的器件數(shù)量最少

表達(dá)式F=AB'+BC'有可能產(chǎn)生（

）型的冒險(xiǎn)。

A:0B:1C:其他選項(xiàng)都不對(duì)D:0和1

答案:1

用一片74LS138實(shí)現(xiàn)邏輯函數(shù)時(shí)，最多能實(shí)現(xiàn)3個(gè)變量的函數(shù)，在實(shí)現(xiàn)過(guò)程中需要將函數(shù)表達(dá)式變換為最小項(xiàng)標(biāo)準(zhǔn)式的與非與非式。

A:錯(cuò)B:對(duì)

答案:對(duì)

若使用4位超前進(jìn)位加法器74LS283組成兩個(gè)十位二進(jìn)制數(shù)的減法器，最高位的74LS283的Co，S3，S2的可能取值組合有（

）。

A:000B:011C:001D:010

答案:000;001

一個(gè)8選1MUX的輸出兩個(gè)互補(bǔ)的端子Y和Y'，這兩個(gè)輸出端的表達(dá)式是（

）。

A:Y=E(mi*Di),Y'=E(mi*Di')

B:Y=E(mi*Di),Y'=E(mi'*Di)

C:Y=E(mi*Di),Y'=(E(mi*Di))'D:Y=E(mi*Di),Y'=E(mi*Di)'

答案:Y=E(mi*Di),Y'=E(mi*Di')

組合邏輯電路的輸出取決于（

）。

A:輸出信號(hào)的現(xiàn)態(tài)B:輸入信號(hào)的現(xiàn)態(tài)和輸出信號(hào)變化前的現(xiàn)態(tài)C:輸入信號(hào)的現(xiàn)態(tài)D:其它選項(xiàng)都不對(duì)

答案:輸入信號(hào)的現(xiàn)態(tài)

編碼器譯碼器電路中，（

）電路的輸出為二進(jìn)制代碼。

A:譯碼器B:其它選項(xiàng)都不對(duì)C:編碼器D:編碼器和譯碼器

答案:編碼器

二-十進(jìn)制的編碼器指的是（

）。

A:其它選項(xiàng)都不對(duì)B:二進(jìn)制和十進(jìn)制電路C:將0~9十個(gè)數(shù)轉(zhuǎn)換為二進(jìn)制代碼D:將二進(jìn)制代碼轉(zhuǎn)換成0~9十個(gè)數(shù)

答案:將0~9十個(gè)數(shù)轉(zhuǎn)換為二進(jìn)制代碼

二進(jìn)制譯碼器指的是（

）。

A:將某個(gè)特定的控制信息轉(zhuǎn)換為二進(jìn)制B:將二進(jìn)制代碼轉(zhuǎn)換成某個(gè)特定的控制信息C:其它選項(xiàng)都不對(duì)D:具有以上兩種功能

答案:將二進(jìn)制代碼轉(zhuǎn)換成某個(gè)特定的控制信息

第五章測(cè)試

當(dāng)同步時(shí)序電路中存在無(wú)效循環(huán)時(shí)，電路不能自啟動(dòng)。

A:對(duì)B:錯(cuò)

答案:對(duì)

在同步時(shí)序電路設(shè)計(jì)過(guò)程中，如果最簡(jiǎn)狀態(tài)表中有2^N個(gè)狀態(tài)，且用N個(gè)觸發(fā)器實(shí)現(xiàn)該電路，則不需要檢查自啟動(dòng)能力。

A:對(duì)B:錯(cuò)

答案:對(duì)

如果一個(gè)寄存器的數(shù)碼是“同時(shí)輸入，同時(shí)輸出”，則該寄存器是采用(

)。

A:串行輸入，串行輸出B:并行輸入，并行輸出C:并行輸入，串行輸出D:串行輸入，并行輸出

答案:并行輸入，并行輸出

同步十進(jìn)制加法計(jì)數(shù)器的初態(tài)為Q3Q2Q1Q0=0000，則當(dāng)?shù)?個(gè)CP到來(lái)時(shí)Q3Q2Q1Q0=(

)。

A:1011B:0011C:0101D:0110

答案:0110

在使用74LS161的清零功能設(shè)計(jì)計(jì)數(shù)器時(shí)會(huì)存在過(guò)渡態(tài)。

A:錯(cuò)B:對(duì)

答案:對(duì)

以下不屬于時(shí)序電路的是（

）。

A:同步計(jì)數(shù)器B:寄存器C:觸發(fā)器D:譯碼器

答案:譯碼器

利用集成計(jì)數(shù)器74LS161構(gòu)成的電路如下圖所示，請(qǐng)判斷該電路實(shí)現(xiàn)的計(jì)數(shù)器模值是（

）。

A:8B:10C:9D:7

答案:10

時(shí)序邏輯電路的輸出狀態(tài)不僅與前一刻電路的輸出狀態(tài)有關(guān)，還與電路當(dāng)前的輸入變量組合有關(guān)。

A:對(duì)B:錯(cuò)

答案:對(duì)

移位寄存器不僅可以寄存代碼，還可以實(shí)現(xiàn)數(shù)據(jù)的串-并轉(zhuǎn)換和處理。

A:錯(cuò)B:對(duì)

答案:對(duì)

雙向移位寄存器即可以將數(shù)碼左移，也可以右移。

A:對(duì)B:錯(cuò)

答案:對(duì)

第六章測(cè)試

下列標(biāo)識(shí)符中，不合法的是（

）。

A:Not_A_TB:9moonC:State0D:signal

答案:9moon

如果wire類型的變量說(shuō)明后未被幅值，則其缺省值為（

）。

A:xB:1C:z

D:0

答案:z

已知x=4’b1001,y=4’0110,則x的4位補(bǔ)碼為4’b1111，而y的4位的補(bǔ)碼為（

）。

A:4’b0010B:4’b1111C:4’b1010D:4’b0110

答案:4’b0110

P，Q，R都是4bit的輸入矢量，下面哪一種表達(dá)形式是正確的（）。

A:inputP,Q,R[3:0];B:inputP[3:0],Q[3:0],R;C:inputP[3:0],Q,R;D:input[3:0]P,Q,R;

答案:input[3:0]P,Q,R;

在verilog語(yǔ)言中，a=4b’1011，那么&a=（

）。

A:4b’1011B:1b’1C:1b’0D:4b’1111

答案:1b’0

已知?“a?=1b’1;?b=3b'001;”那么{a,b}＝（?）。

A:4'b1001B:3'b101C:3'b001D:4'b0011

答案:4'b1001

EDA指的是電子設(shè)計(jì)自動(dòng)化。

A:錯(cuò)B:對(duì)

答案:對(duì)

VerilogHDL的端口聲明語(yǔ)句中，用（

）關(guān)鍵字聲明端口為雙向端口。

A:inoutB:bufferC:BUFFERD:INOUT

答案:inout

阻塞式賦值語(yǔ)句是<=，非阻塞式賦值語(yǔ)句是=。

A:錯(cuò)B:對(duì)

答案:錯(cuò)

目前比較流行的硬件描述語(yǔ)言主要有VerilogHDL和VHDL。

A:錯(cuò)B:對(duì)

答案:對(duì)

第七章測(cè)試

需要定時(shí)刷新的半導(dǎo)體存儲(chǔ)器芯片是（

）。

A:DRAMB:Flash

MemoryC:EPROMD:SRAM

答案:DRAM

4片16K×8存儲(chǔ)芯片可以設(shè)計(jì)成（

）容量的存儲(chǔ)器。

A:32K×4B:16K×32C:32K×16D:64K×8

答案:16K×32

某存儲(chǔ)容量為1K×8的RAM，其地址線有（

）條。

A:1KB:8C:10D:100

答案:10

欲將容量為256×1的RAM擴(kuò)展為1024×8，則需要控制各片選端的輔助譯碼器的輸入端數(shù)為（

）個(gè)。

A:3B:8C:2D:4

答案:2

具有對(duì)半導(dǎo)體存儲(chǔ)器的存儲(chǔ)單元進(jìn)行選擇作用的是存儲(chǔ)器的（

）。

A:讀寫控制電路B:片選控制C:存儲(chǔ)矩陣D:地址譯碼器

答案:地址譯碼器

RAM在正常工作情況下具有的功能是（

）。

A:只有讀B:只有寫C:可以讀，也可以寫D:不可讀，也不可寫

答案:可以讀，也可以寫

ROM的電源突然斷電后再接通電源，其存儲(chǔ)的內(nèi)容將（

）。

A:保持不變B:不確定C:全部改變D:全為0

答案:保持不變

RAM的I/O端口為輸入端口時(shí)，應(yīng)使得（

）。

A:CS'=0,R/W'=1B:CS'=0,R/W'=0C:CS'=1,R/W'=1D:CS'=1,R/W'=0

答案:CS'=0,R/W'=0

ROM在正常運(yùn)行時(shí)具有（

）功能。

A:讀/無(wú)寫B(tài):無(wú)讀/無(wú)寫C:讀/寫D:無(wú)讀/寫

答案:讀/無(wú)寫

要擴(kuò)展成32K×16的ROM，需要128片512X8的ROM。

A:錯(cuò)B:對(duì)

答案:對(duì)

第八章測(cè)試

下列電路中具有回差特性的是（

）。

A:RS觸發(fā)器B:JK觸發(fā)器C:D觸發(fā)器D:施密特觸發(fā)器

答案:施密特觸發(fā)器

由555定時(shí)器構(gòu)成的施密特觸發(fā)器，如果改變5管腳的控制電壓VCO，則（

）。

A:改變低電平UOL的值B:改變回差電壓C:改變低電平UOH的值D:改變輸出電壓Uo的幅值

答案:改變回差電壓

由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器正常工作時(shí)，若加入輸入負(fù)脈沖，即輸入波形出現(xiàn)下降沿時(shí)，則單穩(wěn)態(tài)觸發(fā)器的輸出一定為（

）。

A:負(fù)脈沖B:低電平C:高電平D:不確定

答案:高電平

單穩(wěn)態(tài)觸發(fā)器的輸出脈沖寬度取決于（

）。

A:電源電壓B:觸發(fā)脈沖寬度C:定時(shí)電阻、電容的數(shù)值D:觸發(fā)脈沖幅度

答案:定時(shí)電阻、電容的數(shù)值

由555定時(shí)器構(gòu)成的多諧振蕩器，改變輸出波形占空比的方法是（

）。

A:改變電源電壓B:同時(shí)改變電源電壓和電容C:改變電阻R1和R2D:改變電容C

答案:改變電阻R1和R2

多諧振蕩器能產(chǎn)生（

）。

A:矩形脈沖B:三角波C:正弦波D:鋸齒波

答案:矩形脈沖

能把正弦波變成同頻率方波的電路是（

）。

A:施密特觸發(fā)器B:多諧振蕩器C:雙穩(wěn)態(tài)觸發(fā)器D:單穩(wěn)態(tài)觸發(fā)器

答案:施密特觸發(fā)器

脈沖整形電路有（

）。

A:多諧振蕩器B:單穩(wěn)態(tài)觸發(fā)器C:施密特觸發(fā)器

答案:單穩(wěn)態(tài)觸發(fā)器;施密特觸發(fā)器

以下各電路中，可以產(chǎn)生脈沖定時(shí)的有（

）。

A:其他選項(xiàng)都不對(duì)B:施密特觸發(fā)器C:多諧振蕩器D:單穩(wěn)態(tài)觸發(fā)器

答案:單穩(wěn)態(tài)觸發(fā)器

施密特觸發(fā)器的正向閾值電壓一定大于負(fù)向閾值電壓。

A:錯(cuò)B:對(duì)

答案:對(duì)

第九