數字邏輯與數字系統(tǒng)智慧樹知到課后章節(jié)答案2023年下天津大學

數字邏輯與數字系統(tǒng)智慧樹知到課后章節(jié)答案2023年下天津大學天津大學

第一章測試

十進制數(119)10轉換為八進制數是

A:168B:167C:166D:165

答案:167

十六進制數（1C4）16轉換成十進制數是

A:452B:450C:456D:454

答案:452

n個變量可以構成（）個最大項或最小項

A:B:C:2nD:n

答案:

負二進制數的補碼等于

A:反碼B:反碼加1C:原碼D:原碼加1

答案:反碼加1

已知輸入A、B和輸出Y的波形如圖所示，能實現(xiàn)此波形的門電路是（

）

A:異或門B:與非門C:同或門D:或非門

答案:同或門

補碼由原碼按位取反加1

A:對B:錯

答案:錯

增加位寬的方法有零擴展和符號擴展兩種

A:對B:錯

答案:對

相同功能的邏輯門中扇入數越多，邏輯門越復雜

A:對B:錯

答案:對

兩輸入的邏輯門包括

A:非門B:或門C:異或門D:與門

答案:或門;異或門;與門

關于二進制的相關說法正確的是

A:補碼是原碼按位取反加一得到的B:零擴展的負數會變化C:用補碼實現(xiàn)原碼的減法D:原碼不能計算負數加法

答案:零擴展的負數會變化;用補碼實現(xiàn)原碼的減法;原碼不能計算負數加法

第二章測試

下列邏輯等式中不成立的是

A:B:C:D:

答案:

布爾代數的與或非，運算優(yōu)先級是(

)

A:與>或>非B:非>或>與C:或>與>非D:非>與>或

答案:非>與>或

關于無關項X，說法錯誤的是（

）

A:最簡解中，每個包含X的圈中至少包含一個1B:無關項X在化簡時，既可以當0用，也可當1用C:不必所有無關項X一定出現(xiàn)在最簡表達式的圈中D:所有無關項X一定出現(xiàn)在最簡表達式的圈中

答案:所有無關項X一定出現(xiàn)在最簡表達式的圈中

布爾代數就是二值數學運算（

）

A:錯B:對

答案:錯

組合邏輯電路是無記憶的(

)

A:錯B:對

答案:對

卡諾圖的編碼采用格雷碼(

)

A:對B:錯

答案:對

譯碼器具有N個輸入和2N個輸出，且輸出具有獨熱性(

)

A:錯B:對

答案:對

關于組合邏輯電路說法正確的是（

）

A:組合邏輯電路的輸出僅僅取決于當前輸入B:大的組合邏輯電路可以由小的組合邏輯電路構成C:組合邏輯電路是無記憶的D:組合邏輯電路不包含回路

答案:組合邏輯電路的輸出僅僅取決于當前輸入;大的組合邏輯電路可以由小的組合邏輯電路構成;組合邏輯電路是無記憶的;組合邏輯電路不包含回路

下列表達式成立的是（

）

A:B:AB=BA

C:B(B+C)=B

D:A+B=B+A

答案:AB=BA

;B(B+C)=B

;A+B=B+A

卡諾圖的畫圈原則中，說法正確的是(

)

A:質主蘊含項一定出現(xiàn)在最簡解中B:最簡表達式一定含有最少的圓圈數目C:質主蘊含項一定是能圈的最大圈D:最簡表達式中有時都是非質主蘊含項

答案:質主蘊含項一定出現(xiàn)在最簡解中;最簡表達式一定含有最少的圓圈數目;質主蘊含項一定是能圈的最大圈;最簡表達式中有時都是非質主蘊含項

第三章測試

64位行波進位加法器的延遲為（）。假設全加器的延遲是450ps。

A:38.8nsB:28nsC:18nsD:28.8ns

答案:28.8ns

在SystemVerilog模塊中定義一個端口必須指明哪些要素（）。

A:方向B:位寬C:名字D:類型

答案:方向;名字

logic類型的變量會被綜合為（）電路。

A:寄存器傳輸級B:復用器C:三態(tài)門D:連線

答案:寄存器傳輸級;連線

一個SystemVerilog測試程序需要包含幾個要素（）。

A:激勵信號B:待測模塊C:輸出響應D:時鐘信號

答案:激勵信號;待測模塊;輸出響應

阻塞賦值主要用于實現(xiàn)組合邏輯電路，非阻塞賦值主要用于實現(xiàn)時序邏輯電路。

A:對B:錯

答案:對

在SystemVerilog過程塊中可以對模塊進行實例化聲明。

A:錯B:對

答案:錯

系統(tǒng)任務$monitor在每次執(zhí)行的時刻打印相應信息。

A:對B:錯

答案:錯

假設m=4'b0101，下列運算結果正確的是（）。

A:~^m=1B:&m=1C:|m=0D:^m=1

答案:~^m=1

如下程序中第三條阻塞賦值語句完成賦值的時刻是（）。always_combbegin

#5a=16’b0;

#10b={x,y,z};

#5c=1’b1;

end

A:15B:5C:10D:20

答案:20

第四章測試

時序邏輯電路在結構上（）。

A:必須包含組合邏輯電路B:必有存儲電路和組合邏輯電路C:其他三個選項均正確D:必須有存儲電路

答案:必須有存儲電路

一個4位寄存器可以構成最長計數器的長度是（）。

A:15B:12C:16D:8

答案:16

內存若為16MB，則表示其容量為（）KB。

A:16384B:16C:16000D:1024

答案:16384

下列哪種器件中存儲的信息在掉電以后即丟失？

A:FlashB:E2PROMC:EPROMD:SRAN

答案:SRAN

在時序邏輯電路中，建立時間約束不可違反；一旦違反電路將無法使用，只能重新設計。

A:對B:錯

答案:錯

Moore型狀態(tài)機在繪制狀態(tài)轉換圖時，輸出信息標在狀態(tài)結點（圓圈）中。

A:對B:錯

答案:對

在SystemVerilog中，可以使用always_latch過程塊對鎖存器進行建模。

A:錯B:對

答案:對

在SystemVerilog中，<=是阻塞賦值符號，賦值需要按照語句在代碼中的順序依次執(zhí)行。

A:對B:錯

答案:錯

有限狀態(tài)機中包含了有限個離散狀態(tài)。

A:錯B:對

答案:對

在時序邏輯電路中，保持時間約束不可違反；一旦違反，可以通過降頻的方式來修正，但是這樣會降低電路的性能。

A:錯B:對

答案:錯

第五章測試

對于按字節(jié)尋址的存儲器，一個32位字存儲在該存儲器的第42個字的位置，則該字的字節(jié)地址是（）。

A:0xACB:0xB8C:0xCCD:0xA8

答案:0xA8

R型MIPS指令由（）個字段組成。

A:6B:2C:4D:5

答案:6

MIPS指令集支持以下哪些尋址方式（）？

A:PC相對尋址B:基地址尋址C:寄存器尋址D:變址尋址

答案:PC相對尋址;基地址尋址;寄存器尋址

MIPS體系結構的特點包括（）。

A:好的設計需要好的折中方法B:越小的設計越快C:加快常見功能D:簡單設計有助于規(guī)整化

答案:好的設計需要好的折中方法;越小的設計越快;加快常見功能;簡單設計有助于規(guī)整化

MIPS指令集包括哪幾種類型（）。

A:B型指令B:R型指令C:I型指令D:J型指令

答案:R型指令;I型指令;J型指令

R型指令需要由op字段和func字段共同決定指令的功能。

A:錯B:對

答案