DSP芯片結(jié)構(gòu)原理

TMS320C542功能框圖C542的結(jié)構(gòu)框圖’C54X的結(jié)構(gòu)特點多總線結(jié)構(gòu)，三組16-bit數(shù)據(jù)總線和一組程序總線

40-bit算術(shù)邏輯單元（ALU），包括一個40-bit的桶形移位器和兩個獨立的40-bit累加器

17x17-bit并行乘法器，連接一個40-bit的專用加法器，’C54X的結(jié)構(gòu)特點可用來進行非流水單周期乘/加（MAC）運算比較、選擇和存儲單元（CSSU）用于Viterbi運算器的加/比較選擇指數(shù)編碼器在一個周期里計算一個40-bit累加器值的指數(shù)值兩個地址發(fā)生器中有八個輔助寄存器和兩個輔助寄存器算術(shù)單元（ARAUS）’C54X的結(jié)構(gòu)特點C548,549,5402,5410等具有擴展尋址方式，最大可尋址擴展程序空間為8Mx16-bitC54X可訪問的存儲器空間最大可為192Kx16-bit（64K程序存儲器，64K數(shù)據(jù)存儲器和64KI/O存儲器）支持單指令循環(huán)和塊循環(huán)’C54X的結(jié)構(gòu)特點存儲塊移動指令提供了更好的程序和數(shù)據(jù)管理支持32-bit長操作數(shù)指令，支持兩個或三個操作數(shù)讀指令，支持并行存儲和并行裝入的算術(shù)指令，支持條件存儲指令及中斷快速返回指令軟件可編程等待狀態(tài)發(fā)生器和可編程的存儲單元轉(zhuǎn)換’C54X的結(jié)構(gòu)特點連接內(nèi)部振蕩器或外部時鐘源的鎖相環(huán)（PLL）發(fā)生器支持8-或16-bit傳送的全雙工串口時分多路（TDM）串口緩沖串口（BSP）McBSPs串口8/16-bit并行主機接口（HPI）一個16-bit定時器’C54X的結(jié)構(gòu)特點外部I/O（XIO）關(guān)閉控制，禁止外部數(shù)據(jù)、地址和控制信號片內(nèi)基于掃描的仿真邏輯，JTAG邊界掃描邏輯（IEEE1149.1）單周期定點指令執(zhí)行時間10-25ns第二節(jié)C54x芯片的CPU結(jié)構(gòu)40位算術(shù)邏輯運算單元（ALU）2個40位累加器A和B移位-16～30位的桶形移位寄存器乘法器/加法器單元比較和選擇及存儲單元（CSSU）指數(shù)編碼器CPU狀態(tài)和控制寄存器CPU結(jié)構(gòu)1.算術(shù)邏輯運算單元

ALU如何獲取數(shù)據(jù)

ALU輸出送往何方

溢出怎么辦

進位位的作用

什么是雙16位算術(shù)運算

‘C54x/’LC54x使用40-bit的算術(shù)邏輯單元（ALU）和兩個40-bit的累加器（ACCA和ACCB）來完成二進制補碼的算術(shù)運算。ALU可使用以下輸入：

從數(shù)據(jù)存儲器讀出的16-bit字暫存器T中的16-bit值

從數(shù)據(jù)存儲器讀出的兩個16-bit字

從數(shù)據(jù)存儲器讀出的一個32-bit字

從其中一個累加器輸出的40-bit值

ALU能起兩個16-bitALUs的作用，且在狀態(tài)寄存器ST1中的C16位置1時，可同時完成兩個16-bit運算累加器ACCA和ACCB存放從ALU或乘法器/加法器單元輸出的數(shù)據(jù)，累加器也能輸出到ALU或乘法器/加法器中。2.累加器A和BAG保護位39～

32AH高階位31～

16AL低階位15～

0‘C54x的桶形移位器有一個與累加器或數(shù)據(jù)存儲器（CB，DB）相連接的40-bit輸入，和一個與ALU或數(shù)據(jù)存儲器（EB）相連接的40-bit輸出。桶形移位器能把輸入的數(shù)據(jù)進行0到31bits的左移和0到16bits的右移。所移的位數(shù)由ST1中的移位數(shù)域（ASM）或被指定作為移位數(shù)寄存器的暫存器（TREG）決定。3．桶形移位器的功能

乘法器/加法器與一個40-bit的累加器在一個單指令周期里完成17x17-bit的二進制補碼運算。乘法器/加法器單元由以下部分組成：乘法器，加法器，帶符號/無符號輸入控制，小數(shù)控制，零檢測器，舍入器（二進制補碼），溢出/飽和邏輯和暫存器（TREG）。乘法器有兩個輸入：一個是從TREG，數(shù)據(jù)存儲器操作數(shù)，或一個累加器中選擇；另一個則從程序存儲器，數(shù)據(jù)存儲器，一個累加器或立即數(shù)中選擇。另外，乘法器和ALU在一個指令周期里共同執(zhí)行乘/累加（MAC）運算且并行ALU運算。這個功能可用來確定歐幾里德距離，以及完成復(fù)雜的DSP算法所需要的LMS濾波4．乘法器/加法器

結(jié)構(gòu)

功能

什么是舍入處理

飽和處理的優(yōu)點數(shù)據(jù)流向

17X17乘法40位加法檢零飽和取整

比較、選擇和存儲單元（CSSU）完成累加器的高位字和低位字之間的最大值比較，即選擇累加器中較大的字并存儲在數(shù)據(jù)存儲器中，不改變狀態(tài)寄存器ST0中的測試/控制位和傳送寄存器（TRN）的值。同時，CSSU利用優(yōu)化的片內(nèi)硬件促進Viterbi型蝶形運算。5．比較、選擇和存儲單元

結(jié)構(gòu)功能

MUXCOMPTRNTCMSW/LSW選擇EB15～

EB0CSSU桶形移位器16SABCMPSA，*AR1；如果A（31～16）>A（15～0）；則A（31～16）->*AR1，；TRN左移1位，0->TRN（0），0->TC

；否則A（15～0）->*AR1，TRN左移1位，；1->TRN（0），1->TCIf(M1+D1)>(M2+D2)thenN1=M1+D1ElseN1=M2+D2D1D2M1(尺度1)M2(尺度2)2*J2*J+1N1JN2J+8D1D2

指數(shù)編碼器用于支持單周期指令EXP的專用硬件。在EXP指令中，累加器中的指數(shù)值能以二進制補碼的形式存儲在T寄存器中，范圍為bit-8至31。指數(shù)值定義為前面的冗余位數(shù)減8的差值，即累加器中為消除非有效符號位所需移動的位數(shù)。當(dāng)累加器中的值超過了32bits，該操作將產(chǎn)生負(fù)值。6．指數(shù)編碼器7．CPU狀態(tài)和控制寄存器

3個狀態(tài)寄存器

功能

位置各bit的作用‘C54x有三個狀態(tài)和控制寄存器，它們分別為：狀態(tài)寄存器ST0，狀態(tài)寄存器ST1和處理器方式狀態(tài)寄存器PMST。ST0和ST1包括了各種條件和方式的狀態(tài)，PMST包括了存儲器配置狀態(tài)和控制信息。ARP15～

13TC12C11OVA10OVB9DP8～

0（1）狀態(tài)寄存器0（ST0）

（2）狀態(tài)寄存器1（ST1）

BRAF15CPL14XF13HM12INTM11010OVM9SXM8C167FRCT6CMPT5ASM4～

0（3）處理器工作方式狀態(tài)寄存器（PMST）

IPTR15～

7MP/MC6OVLY5AVIS4DROM3CLKOFF2SMUL1SST0如何將40位數(shù)據(jù)飽和處理成32位數(shù)

八組16-bit總線

一組程序總線（PB）傳送從程序存儲器來的指令代碼和立即數(shù)。三組數(shù)據(jù)總線（CB，DB和EB）連接各種元器件，如CPU、數(shù)據(jù)地址產(chǎn)生邏輯、程序地址產(chǎn)生邏輯，片內(nèi)外設(shè)和數(shù)據(jù)存儲器。CB和DB總線傳送從數(shù)據(jù)存儲器讀出的操作數(shù)。EB總線傳送寫入到存儲器中的數(shù)據(jù)。四組地址總線（PAB，CAB，DAB和EAB）傳送執(zhí)行指令所需要的地址。第三節(jié)內(nèi)部總線結(jié)構(gòu)為何要設(shè)置多內(nèi)部總線一個機器周期內(nèi)可完成的存取操作為何要用兩個輔助寄存器算術(shù)運算單元一個周期內(nèi)如何執(zhí)行3操作數(shù)指令要點‘C54x存儲器由三個獨立的可選擇空間組成：程序，數(shù)據(jù)和I/O空間。所有的’C54x芯片都包括隨機訪問存儲器（RAM）和只讀存儲器（ROM）。RAM又分兩種：雙訪問RAM（DARAM）和單訪問RAM（SARAM）。第四節(jié)C54x芯片的存儲器結(jié)構(gòu)馮?諾依曼結(jié)構(gòu)程序/數(shù)據(jù)存儲器CPU

一、哈佛結(jié)構(gòu)哈佛結(jié)構(gòu)改善的哈佛結(jié)構(gòu)程序存儲器CPU數(shù)據(jù)存儲器對存儲器空間分配的不同考慮二、哈佛結(jié)構(gòu)存儲空間分配

64K字程序存儲空間

64K字?jǐn)?shù)據(jù)存儲空間空間構(gòu)架DARAMSARAMROM64K字的I/O空間并行性及RAM雙尋址片內(nèi)/片外存儲器特點存儲器型式C541C542C543C545C546C548C549ROM28K2K2K48K48K2K16K程序20K2K2K32K32K2K16K程序/數(shù)據(jù)8K0016K16K00DARAM♀5K10K10K6K6K8K8KSARAM♀0000024K24K1．存儲器空間的劃分與交叉

DARAMSARAMROM片內(nèi)存儲器類型空間交叉的條件MP/位OVLY位DROM位使能禁止程序數(shù)據(jù)片內(nèi)存儲器空間TMS320C549存儲器空間分配圖2．程序存儲器

器件ROMMP/MC=0DARAMOVLY=1SARAMOVLY=1C54128K5K-C5422K10K-C5432K10K-C54548K6K-C54648K6K-C5482K8K24KC54916K8K24K片內(nèi)存儲器作為程序存儲器條件外部存儲器作為程序存儲器條件

片內(nèi)ROM分塊的目的

高端2K字的利用

3．?dāng)?shù)據(jù)存儲器

數(shù)據(jù)存儲器類型RAM（SARAM）RAM（DARAM）片內(nèi)ROM(軟件映像)片內(nèi)/片外數(shù)據(jù)存儲器的識別器件程序/數(shù)據(jù)ROMDROM=1DARAMSARAMC5418K5K-C542-10K-C543-10K-C54516K6K-C54616K6K-C548-8K24KC54916K8K24KRAM分塊目的DARAM前1K數(shù)據(jù)存儲器的配置

4．存儲器映像寄存器

位置

作用地址CPU寄存器名稱

地址CPU寄存器名稱0IMR（中斷屏蔽寄存器）

12AR2（輔助寄存器2）1IFR（中斷標(biāo)志寄存器）

13AR3（輔助寄存器3）2~5保留（用于測試）

14AR4（輔助寄存器4）6ST0（狀態(tài)寄存器0）15AR5（輔助寄存器5）7ST1（狀態(tài)寄存器1）16AR6（輔助寄存器6）8AL（累加器A低字）17AR7（輔助寄存器7）9AH（累加器A高字）18SP（堆棧指針）AAG（累加器A保護位）

19BK（循環(huán)緩沖長度寄存器）BBL（累加器B低字）

1ABRC（塊重復(fù)計數(shù)器）CBH（累加器B高字）

1BRSA（塊重復(fù)起始寄存器）DBG（累加器B保護位）

1CREA（塊重復(fù)結(jié)束寄存器）ET（暫存寄存器）1DPMST（處理器工作方式）FTRN（狀態(tài)轉(zhuǎn)移寄存器）

1EXPC（程序計數(shù)器擴展）10AR0（輔助寄存器0）11AR1（輔助寄存器1）1E~1F保留地

址名

稱說

明20DRR0串行端口0數(shù)據(jù)接收寄存器21DXR0串行端口0數(shù)據(jù)發(fā)送寄存器22SPC0串行端口0數(shù)據(jù)控制寄存器23-保留24TIM定時寄存器25PRD定時周期寄存器26TCR定時控制寄存器27-保留28SWWSR軟件等待狀態(tài)寄存器29BSCR塊切換控制寄存器2A~2F-保留30DRR1串行端口1數(shù)據(jù)接收寄存器31DXR1串行端口1數(shù)據(jù)發(fā)送寄存器32SPC1串行端口1數(shù)據(jù)控制寄存器33~5F-保留第五節(jié)在片外圍電路通用I/O引腳XF、BIO定時器時鐘發(fā)生器主機接口軟件可編程等待狀態(tài)發(fā)生器可編程分區(qū)開關(guān)串行口不同子系列器件差別一、通用I/O引腳

XFSSBXXFRSBXXF特點發(fā)信號收信號XC2，BIO

實現(xiàn)同步串口通信二、定時器

功能

結(jié)構(gòu)圖工作過程軟件可編程定時器，可以周期地產(chǎn)生中斷定時器寄存器（TIM）定時器周期寄存器（PRD）定時器控制器寄存器（TCR）保留15～

12soft11free10PSC9～

6TRB5TDDR3～

0TSS4TCR中的控制位和狀態(tài)位定時中斷的周期計算

定時中斷周期=CLKOUT×（TDDR+1）×（PRD+1）定時器輸出信號TOUTTINT

1）TCR中的TSS位置1，關(guān)閉定時器。2）加載PRD。3）重新加載TCR定時器初始化的步驟

使TDDR初始化令TSS位為0TRB位置11）將中斷標(biāo)志寄存器IFR中的TINT位置1，清除尚未處理完的定時器中斷。2）將中斷屏蔽寄存器IMR中的TINT位置1，開放定時中斷。3）將ST1中的INTM位清0，從整體上開放中斷。開放定時中斷

（假定INTM=1）編程舉例

STM#0000h，SWWSR；不插等待周期；（軟件等待狀態(tài)寄存器置0）STM#0010h，TCR；TSS=1（TCR第5位TSS置1）STM#0100h，PRD；加載定時器周期寄存器（PRD）；定時中斷周期=CLKOUT×（TDDR+1）×（PRD+1）STM#0C20h，TCR；定時分頻系數(shù)TDDR初始化為0

；TSS=0，啟動定時器工作；TRB=1，當(dāng)TIM減到0后重新加載PRD

；Soft=1，F(xiàn)ree=1定時器遇到斷點后繼續(xù)運行STM#0008h，IFR；清除尚未處理完的定時中斷STM#0008h，IMR；開放定時中斷RSBXINTM；開放中斷（狀態(tài)寄存器ST1的INTM位復(fù)位）…三、時鐘發(fā)生器

作用

組成兩種參考時鐘輸入方式內(nèi)部振蕩電路晶體振蕩電路時鐘頻率

CPU時鐘頻率CLKOUT晶體振蕩頻率外部時鐘頻率CLKIN?內(nèi)部PLL功能（1）硬件配置的PLL

引腳狀態(tài)時鐘方式CLKMD1CLKMD2CLKMD3選擇方案1選擇方案2000工作頻率=外時鐘×3工作頻率=外時鐘×5110工作頻率=外時鐘×2工作頻率=外時鐘×4100工作頻率=內(nèi)時鐘×3工作頻率=內(nèi)時鐘×5010工作頻率=外時鐘×1.5工作頻率=外時鐘4.5001工作頻率=外時鐘/2工作頻率=外時鐘/2111工作頻率=內(nèi)振蕩器/2工作頻率=內(nèi)振蕩器/2101工作頻率=外時鐘×1工作頻率=外時鐘×1011停止方式停止方式（2）軟件可編程PLL時鐘工作方式寄存器(CLKMD)作用PLLMUL15～

12PLLDIV2PLLCOUNT11PLLON/OFF10～

3PLLNDIV10PLLSTATUS時鐘發(fā)生器選擇位乘數(shù)除數(shù)計數(shù)器通/斷位工作狀態(tài)位軟件編程時鐘方式

第一：PLL方式

第二：DIV方式工作時鐘CLKOUT=CLKIN×乘系數(shù)CLKOUT啟動過程鎖定復(fù)位DIV工作加載延遲定時PLL開始定時引腳狀態(tài)CLKMD寄存器復(fù)位值時鐘方式CLKMD1CLKMD2CLKMD30000000h工頻=外時鐘/20011000h工頻=外時鐘/20102000h工頻=外時鐘/21004000h工頻=內(nèi)振蕩器/21106000h工頻=外時鐘/21117000h工頻=內(nèi)振蕩器/21010007h工頻=外時鐘×1011-停止方式復(fù)位時設(shè)置的時鐘方式

鎖定定時器

工作方式鎖定延時時間的設(shè)定PLLCOUNT的數(shù)值設(shè)定DIV工作方式時鐘發(fā)生器按DIV方式工作PLL工作方式鎖定定時器工作設(shè)計舉例

如果要從DIV方式轉(zhuǎn)到PLL×3方式，已知CLKIN的頻率為13MHz，PLLCOUNT=41（十進制數(shù)），只要在程序中加入如下指令即可：STM#0010000101001111b，CLKMD其中，PLLMUL=0010，PLLDIV=0，PLLNDIV=1，故由表5-10可得乘系數(shù)為3；PLLON/OFF=1，表5-10知PLL工作；PLLCOUNT=00101001，十進制計數(shù)值為41。四、復(fù)位電路

簡單的復(fù)位電路有監(jiān)視功能的復(fù)位電路五、主機接口

（1）HPI存儲器（DARAM）（2）HPI地址寄存器（HPIA）（3）HPI數(shù)據(jù)鎖存器（PHID）（4）PHI控制寄存器（HPIC）（5）PHI控制邏輯工作過程CPU存儲空間訪問主機數(shù)據(jù)寄存器HPID主機地址寄存器HPIA外部主機外部控制信號HPI兩種工作方式

（1）共用尋址方式（SAM）（2）僅主機尋址方式（HOM）

HPI存儲器

主機

CPU

HPI存儲器

主機

CPU

HPI與主機的連接

HPID與DARAM存儲器的關(guān)系HPIA寄存器對尋址的影響HPIC控制寄存器各位設(shè)置

對HPI的尋址過程

HPI的中斷過程主機HPI中斷寫DSPHINTHCNTL0HCNTL100、10、11HPIC第六節(jié)串行口

標(biāo)準(zhǔn)同步串行口（SP）緩沖同步串行口（BSP）多路緩沖串口（McBSP）時分多路串行口（TDM）

當(dāng)緩沖串行口和時分多路串行口工作在標(biāo)準(zhǔn)方式時，它們的功能與標(biāo)準(zhǔn)串行口相同

串行口分類一、標(biāo)準(zhǔn)串口SP

1.串行口組成16位數(shù)據(jù)接收寄存器（DRR）數(shù)據(jù)發(fā)送寄存器（DXR）接收移位寄存器（RSR）發(fā)送移位寄存器（XSR）控制電路標(biāo)準(zhǔn)串口SP特點

可有多個相互獨立的標(biāo)準(zhǔn)同步串口發(fā)送和接收是雙向緩沖的2個存儲器映像寄存器用于傳送數(shù)據(jù)每個口有時鐘、幀同步脈沖以及串行移位寄存器可以按8位字節(jié)或16位字節(jié)轉(zhuǎn)換可以產(chǎn)生自己的可屏蔽收發(fā)中斷可以工作在任意的時鐘頻率上標(biāo)準(zhǔn)串行口的最高工作頻率是CLKOUT的1/4。串行口連接方法

數(shù)據(jù)發(fā)送工作過程

數(shù)據(jù)接收工作過程2．串行口控制寄存器

功能控制位作用

3.標(biāo)準(zhǔn)串口SP的使用

STM#0038H，SPC；串口初始化STM#00C0H，IFR；清除掛起的串口中斷AND#00C0H，IMR；使能中斷RSBXINTM；使能全局中斷STM#00F8H，SPC；開始串口傳輸STMDATA1，DXR；寫第一個數(shù)據(jù)到DXR

二、緩沖串行口（BSP）

緩沖串行口6個寄存器控制擴展寄存器BSPCE數(shù)據(jù)接收移位寄存器BRSR數(shù)據(jù)發(fā)送移位寄存器BXSR

數(shù)據(jù)接收寄存器BDRR數(shù)據(jù)發(fā)送寄存器BDXR控制寄存器BSC

1．串行口的組成

BDRBCLKRBFSRBCLKXBFSXBDXBRINTBMINTBXINTC54x內(nèi)存界面自動緩沖單元ABU控制XRDYRRDYBXINTBMINTBRINTBDXRBSPCEBXSRBRSR串口控制邏輯BSPCBDRR中斷控制C54xCPU界面中斷邏輯16112．緩沖串行口的工作模式

（1）緩沖串行口的標(biāo)準(zhǔn)模式

(表2-16)（2）緩沖串行口增強模式

可編程串口時鐘選擇時鐘幀同步信號的正負(fù)極性可選10、12位字長允許忽略同步信號或不忽略。新增功能

BSPCE的BRE控制模式轉(zhuǎn)換3．自動緩沖單元ABU可獨立于CPU自動完成控制串口與固定緩沖內(nèi)存區(qū)中的數(shù)據(jù)交換。地址寄存器AXR塊長度發(fā)送寄存器BKX地址接收寄存器ARR塊長度接收寄存器BKR串口控制寄存器BSPCE

ABU完成對緩沖存儲器的存??；工作過程中地址寄存器自動增加，直至緩沖區(qū)的底部。到底部后，地址寄存器內(nèi)容恢復(fù)到緩沖存儲器區(qū)頂部；如果數(shù)據(jù)到了緩沖區(qū)的一半或底部，就會產(chǎn)生中斷，并刷新XH/XL；如果選擇禁止自動緩沖功能，當(dāng)數(shù)據(jù)過半或到達(dá)緩沖區(qū)底部時，ABU會自動停止緩沖功能。工作過程

循環(huán)尋址原理

裝載BKX/R確定緩沖區(qū)長度，裝載ARX/R給出2K字緩沖區(qū)基地址和緩沖區(qū)數(shù)據(jù)起始地址實現(xiàn)初始化。BKX/R從高位至低位方向第一個1的位置N位將ARX/R分為ARH和ARL兩部分，緩沖區(qū)頂部地址（TBA）由高位為ARH，而低位為N+1個0組成的數(shù)定義。緩沖區(qū)底部地址（BBA）由ARH和BKL-1決定。而當(dāng)前數(shù)據(jù)緩沖區(qū)的位置由ARX/R的內(nèi)容決定。如圖所示。ARX/R的內(nèi)容會隨著每一次訪問繼續(xù)增加直至到下一個允許的緩沖區(qū)開始地址。然后在后續(xù)的存取操作中，作為更新的循環(huán)緩沖開始地址，新的ARX/R內(nèi)容用來進行正確的循環(huán)緩沖地址計算。

循環(huán)尋址示意圖BKX/RARX/RARHARL0…01…BBATBA緩沖區(qū)當(dāng)前位置ARHBKLARHBKL>>1ARH0…0下半部開始緩沖區(qū)頂部上半部分緩沖區(qū)底部下半部分三、時分多路串行口（TDM）

功能

非TDM方式=標(biāo)準(zhǔn)串口TDM方式當(dāng)TSPC的TDM=1工作方式相關(guān)寄存器TDM數(shù)據(jù)接收寄存器TRCVTDM數(shù)據(jù)發(fā)送寄存器TDXRTDM串口控制發(fā)送寄存器TSPCTDM通道選擇寄存器TCSRTDM發(fā)送/接收地址寄存器TRTATDM接收地址寄存器TRADTDM數(shù)據(jù)接收移位寄存器TRSRTDM數(shù)據(jù)發(fā)送移位寄存器TXSR

C54xTDXTDRTFSXTFSRTCLKXTCLKR器件0器件1器件7……TDM時分多路串口連接第七節(jié)外設(shè)接口數(shù)據(jù)總線地址總線一組控制信號一、外設(shè)接口的時序關(guān)系

1．外設(shè)接口引線片外存儲器I/O口作用尋址（1）如何識別片內(nèi)存儲器與片外存儲器（2）如何區(qū)別片外數(shù)據(jù)存儲器與程序存儲器和I/O空間

（3）如何確定與外部器件通信期間數(shù)據(jù)傳送中方向（4）如何與低速設(shè)備通信（5）如何與外部電路共享總線（6）如何隱藏內(nèi)部程序器地址線內(nèi)容2．外部總線操作的優(yōu)先級別

單周期內(nèi)對片內(nèi)存儲器可完成從程序存儲器取1條指令、從數(shù)據(jù)存儲器讀2個操作數(shù)，共3個操作。但由于只有一條外部總線，故只能有1個操作。在遇到一個機器周期內(nèi)，CPU尋址外部存儲器兩次，一次取指，一次取操作數(shù)時，數(shù)據(jù)尋址比程序存儲器取指具有較高的優(yōu)先權(quán)。單周期內(nèi)對片內(nèi)存儲器操作與片外存儲器操作的區(qū)別二、外設(shè)接口的速度配合1．對接口器件的速度要求

外部存儲器存取時間應(yīng)小于60%的機器，周期否則需通過軟件或硬件插入等待狀態(tài)。

C54x讀操作定時簡圖插入等待狀態(tài)數(shù)與外部器件的存取時間的關(guān)系

外部器件的存取時間ta/ns插入等待狀態(tài)數(shù)ta≤15015＜ta≤40140＜ta≤65265＜ta≤90390＜ta≤1154115＜ta≤1405對于型號為TMS320C54x-40的DSP芯片

2．軟件等待狀態(tài)發(fā)生器

軟件等待狀態(tài)寄存器（SWWSR）

為什么要對外部存儲器分塊

等待應(yīng)用舉例

為程序空間和I/O空間插入3個等待狀態(tài)

C54x等待狀態(tài)發(fā)生器的邏輯框圖如圖進行連接，復(fù)位SWWSR=7FFFh，所有的程序、數(shù)據(jù)和I/O空間都被插入7個等待狀態(tài)。然后用STM指令進行修改SWWSR：STM#349B，SWWSR；SWWSR=0011010010011011

工作過程將SWWSR中相應(yīng)的字段值加載到計數(shù)器。等待狀態(tài)計數(shù)器減計數(shù)。當(dāng)計數(shù)器減到0且外部READY線置高電平，經(jīng)或門加到CPU的端，結(jié)束等待狀態(tài)。注意：只有插入2個以上機器周期時，CPU才在CLKOUT的下降沿檢測外部READY信號。執(zhí)行到最后一個等待狀態(tài)時，信號將變成電平。利用這一特點，可以再附加插入硬件等狀態(tài)。3.利用軟件等待實現(xiàn)

接口的速度配合例2-1試為TMS320C54x-40作如下外設(shè)配置：程序存儲器EPROM8K×16位，ta=70ns數(shù)據(jù)存儲器SRAM8K×16位，ta=12nsA/D和D/A變換器16位，轉(zhuǎn)換時間=120ns畫出系統(tǒng)的接口連線圖。本例中C54x的機器周期為25ns（40MIPS），若外部器件的存取時間小于15ns，可以不插入等待狀態(tài)。因此例中的數(shù)據(jù)存儲器可以不插入等待狀態(tài)，但程序存儲器和A/D、D/A外部設(shè)備應(yīng)分別插入3個（75ns）和5個（125ns）等待狀態(tài)。此時軟件等待狀態(tài)寄存器SWWSR應(yīng)配置為：0101000000011000STM#5018，SWWSR系統(tǒng)接口連線圖4．利用硬件等待實現(xiàn)接口的速度配合

什么情況下需插入硬件等待狀態(tài)

怎樣用硬件插入等待應(yīng)5．利用混合等待實現(xiàn)接口的速度配合

混合等待狀態(tài)舉例

C54x-40與低地址程序存儲器（SRAM，12ns）以及高地址程序存儲器（EPROM，200ns）相接口。

軟件和硬件混合等待狀態(tài)連接STM#1278，SWWSR三、分區(qū)轉(zhuǎn)換邏輯

為什么要對外部存儲器分區(qū)

可編程分區(qū)轉(zhuǎn)換邏輯的功能

分區(qū)轉(zhuǎn)換控制寄存器（BSCR）的定義

BNKCMP15～

12PS～DS11保留位BH1EXO010～

2外部存儲器的分區(qū)

BNKCMP屏蔽的最高有效位分區(qū)大小（16位字）位15位14位13位120000-64K10001532K110015～1416K111015～138K111115～124K第八節(jié)復(fù)位與省電使C54x進入一已知狀態(tài)至少保持2個時鐘周期的低電平復(fù)位后為高電平如果MP/

=0，則處理器從片內(nèi)ROM開始執(zhí)行程序，否則，它將從片外程序存儲器開始執(zhí)行程序。一、復(fù)位和IDLE3省電工作方式1．復(fù)位操作

的功能處理器復(fù)位操作包括1)置IPTR＝1FFh。2)置MP/位為引腳MP/電平。3)置PC＝FF80h4)將FF80h加到PA。5)置數(shù)據(jù)總線為高阻、控制線為無效狀態(tài)。6)產(chǎn)生中斷響應(yīng)信號。7)置ST1的INTM＝1，關(guān)閉所有的可屏蔽中斷。8)IFR清0。9)產(chǎn)生同步復(fù)位信號（），外圍電路初始化。10)將相應(yīng)狀態(tài)位置成初始值。2．外部總線復(fù)位定時圖

復(fù)位兩階段低電平后高電平后3．“喚醒”IDLE3省電方式的定時圖

進入IDLE3:執(zhí)行IDLE3指令

必須重新啟動PLL，并在CPU重新恢復(fù)工作以前鎖定好相位。IDLE3狀態(tài)特點結(jié)束IDLE3