2023年國家重點(diǎn)研發(fā)計(jì)劃“光電子與微電子器件及集成”重點(diǎn)專項(xiàng)申報(bào)條件、時(shí)間、流程

1“:///“2023點(diǎn)專項(xiàng)申報(bào)條件、時(shí)間、流程硅基光子集成技術(shù)〔根底前沿類〕爭(zhēng)論內(nèi)容：硅基納米構(gòu)造高效發(fā)光材料與器件；爭(zhēng)論硅基稀土摻雜/缺陷電致發(fā)光材料及器件；爭(zhēng)論鍺錫Ⅳ族直接帶隙發(fā)光材料能帶調(diào)控和相關(guān)器件；硅襯底上Ⅲ-Ⅴ族等化合物半導(dǎo)體材料的外延生長(zhǎng)和激光器?？己酥笜?biāo)：突破硅基高效發(fā)光材料和器件難題，研制出硅襯底上的多種激光器。設(shè)計(jì)2種以上構(gòu)造高效硅基發(fā)光材料；硅基納米構(gòu)造高效發(fā)光器件能量轉(zhuǎn)移效率>65%，外量子效率>10%；研制的硅基稀土摻雜/缺陷電致發(fā)光器件800小時(shí)效率衰減小于25%；制備出具有直Ⅲ-Ⅴ族等化合物半導(dǎo)體激光器，實(shí)現(xiàn)室溫連續(xù)激射，閾值電流密度<100A/cm2，輸出光功率到達(dá)mW量級(jí)。申請(qǐng)制造專利20項(xiàng)以上。Tb/s級(jí)光傳輸用光電子器件及集成〔共性關(guān)鍵技術(shù)類，擬支持兩項(xiàng)〕爭(zhēng)論內(nèi)容：高企云 12“:///“爭(zhēng)論1Tb/s90包括高速驅(qū)動(dòng)電路與硅基相干光調(diào)制芯片的集成技術(shù)、高速TIA等集成電路與硅基相干光接收芯片的集成技術(shù)、相干光通信模塊功能測(cè)試分析、ESD防護(hù)性藝開發(fā)及測(cè)試等?？己酥笜?biāo)：研制出總?cè)萘?gt;1Tb/s級(jí)傳輸?shù)南喔晒馐瞻l(fā)芯片及模塊，實(shí)現(xiàn)高速硅光調(diào)制器、探測(cè)器、波分復(fù)用器和偏振復(fù)用器等多種功能元件的片上集成及模塊化>28GHz<300GHz，進(jìn)展1Tb/s級(jí)系統(tǒng)傳輸>600km>40Gb/s，調(diào)制器有源區(qū)尺寸<10μm，C波段信號(hào)波長(zhǎng)跟蹤和鎖定功能。具備批量生產(chǎn)力量，實(shí)現(xiàn)批量推廣應(yīng)用，申請(qǐng)制造專利50項(xiàng)以上。光接入用100GPON〔兩項(xiàng)〕爭(zhēng)論內(nèi)容：面對(duì)25/50/100GPON光收發(fā)模塊的需求，爭(zhēng)論低損耗高消光比的25Gb/s硅基光調(diào)制器、高靈敏度的25Gb/s鍺硅光探測(cè)器，實(shí)現(xiàn)調(diào)制器、探測(cè)高企云 23“:///“50Gb/s收發(fā)一體化硅光集成芯片；統(tǒng)，開發(fā)25/50Gb/sPON硅基集成光收發(fā)模塊工程樣品；爭(zhēng)論硅基多通道100Gb/sPON核心芯片及模塊化封裝技術(shù)?？己酥笜?biāo)：實(shí)現(xiàn)單通道25Gb/s硅基光收發(fā)集成芯片，其中硅基光調(diào)制器工作速率不低于、插損不大于；鍺硅光探測(cè)器工作速率不低于28Gb/s；激光器芯片直流輸出光功率不低于60mW；實(shí)現(xiàn)單通道50Gb/s硅基光收發(fā)集成芯片；研制出基于硅基光電子集成芯片的25/50Gb/sPON光收發(fā)模塊工程樣品，放射光功率不低于3dBm、接收靈敏度優(yōu)于-20dBm(BER=1E-3)。驗(yàn)證硅基多通道100Gb/sPON25/50Gb/sPON光收發(fā)模塊批量生產(chǎn)與推廣應(yīng)用，申請(qǐng)制造專利45項(xiàng)以上?；旌瞎庾蛹杉夹g(shù)〔根底前沿類〕爭(zhēng)論內(nèi)容：爭(zhēng)論型復(fù)合微納光子構(gòu)造中光場(chǎng)模式、模式密度和模式耦合，以及復(fù)合微納構(gòu)造中自由電子-激元耦合、聲子-光子耦合所產(chǎn)生的物理效應(yīng)及機(jī)制；爭(zhēng)論復(fù)合微納體系中光自旋-動(dòng)量耦合、光子拓?fù)鋺B(tài)傳輸、非互易傳輸、光子-光子相互作用、光子-高企云 34“:///“電功能器件和超快高集成度的光子芯片技術(shù)?？己酥笜?biāo)：在460nm~760nm可見光波段和980nm~1700nm近紅外波段標(biāo)準(zhǔn)光纖到微納光纖器件耦合效率≥90%m基集成芯片輸入/輸出硅基波導(dǎo)之間的單偏振態(tài)雙向耦合效率高于50%；觀測(cè)與表征技術(shù)的空間區(qū)分率高于10nm，時(shí)間區(qū)分率高于100fs，視場(chǎng)范圍1~100μm10kW/cm2量級(jí)；連續(xù)光輸出的微納寬譜光源尺寸為十微米量級(jí)，波長(zhǎng)范圍掩蓋，且紫外波段調(diào)諧范圍達(dá)90nm；實(shí)現(xiàn)片上光源、光規(guī)律器件、光調(diào)制器、光開關(guān)等功能構(gòu)造和器件的集成，功能器件的邊緣距離為光波長(zhǎng)量級(jí)，并進(jìn)展集成芯片的功能演示驗(yàn)證。申請(qǐng)制造專利20項(xiàng)以上。CMOS與紅外光子器件混合集成芯片技術(shù)〔根底前沿類〕爭(zhēng)論內(nèi)容：爭(zhēng)論具有高載流子遷移率且工作在紅外波段的硅襯底制備技術(shù)；爭(zhēng)論與光子器件集成的硅基高遷移率CMOS器件制備關(guān)鍵技術(shù)；爭(zhēng)論基于工作波長(zhǎng)在2~5μmCMOS器件的混集成技術(shù)。考核指標(biāo)：高企云 45“:///“錫組份大于12%的鍺錫合金材料，MOS構(gòu)造載流子濃度為3×1012cm-3時(shí)，載流子有效遷移率超過硅材料的3倍，鍺錫紅外探測(cè)器2μm波長(zhǎng)響應(yīng)度>120mA/W，器件截止波長(zhǎng)>2.7μm；CMOS器件集成，載流子濃度為3×1012cm-3時(shí)，溝道載流子遷移率超過硅CMOS器件的38英寸硅襯底CMOS器件的混合集成芯片，速率大于40Gb/s，工作波長(zhǎng)在25μm；紅外激光器5μm室溫連續(xù)輸出功率>2W>1.5W、單模調(diào)諧范圍30nm；5μm單模激光器的室溫連續(xù)工作閾值功耗<0.6W，并實(shí)現(xiàn)紅外激光器與III-V族MOSFET器件集成。上述器件能夠進(jìn)展系統(tǒng)演示。申請(qǐng)制造專利20項(xiàng)以上。面對(duì)骨干網(wǎng)通信應(yīng)用的400GE光收發(fā)陣列芯片爭(zhēng)論〔共性關(guān)鍵技術(shù)類，擬支持兩項(xiàng)〕爭(zhēng)論內(nèi)容：爭(zhēng)論高功率激光器和高速調(diào)制器陣列集成芯片、高均勻性多通道波分復(fù)用芯片、高速率寬光譜高靈敏探測(cè)器陣列芯片技術(shù)；爭(zhēng)論激光器、調(diào)制器、探測(cè)器以及波分復(fù)用芯片的單片/混合集成技術(shù)；爭(zhēng)論400Gb/s高線性光放射與接成芯片與器件自校準(zhǔn)測(cè)試和封裝技術(shù)?？己酥笜?biāo)：研制出光放射陣列芯片和接收陣列芯片，傳輸速率到達(dá)400Gb/s；單信道調(diào)制或響應(yīng)帶寬>25GHz；最小放射光功率>-2.8dBm/通道，接收靈敏度高企云 56“:///“<-7.1dBm；研制出八通道合分波功能的混合或單片集成芯片，波長(zhǎng)范圍為1272.551310.19nm，符合LR8標(biāo)準(zhǔn)；系統(tǒng)演示實(shí)現(xiàn)>10km單模光纖無誤碼傳輸。具備批量生產(chǎn)力量，實(shí)現(xiàn)系統(tǒng)示范應(yīng)用，申請(qǐng)制造專利50項(xiàng)以上。面對(duì)數(shù)據(jù)中心應(yīng)用的寬帶光收發(fā)集成器件及模塊〔共性關(guān)鍵技術(shù)類，擬支持兩項(xiàng)〕爭(zhēng)論內(nèi)容：4×100Gb/s光放射與接收集成44通道調(diào)制器芯片技術(shù)；爭(zhēng)論4通道探測(cè)器芯片技術(shù)；爭(zhēng)論4×100Gb/s光收發(fā)模塊技術(shù)及系統(tǒng)應(yīng)用?？己酥笜?biāo)：波長(zhǎng)安排1271/1291/1311/1331nm，波長(zhǎng)精度為+/-6.5nm；調(diào)制器及探測(cè)器3dB帶寬>40GHz；激光器單元激光器出光功率不小于20mW，激光器與調(diào)制器光耦合效率>50%；收端靈敏度<-5dBm@BER2E-4；收發(fā)模塊數(shù)據(jù)傳輸速率>4.0dBm。4×100Gb/s收發(fā)模塊完成系統(tǒng)功能演示，傳輸距離500m以上，消光比>3.5dB。具備批量生產(chǎn)力量，實(shí)現(xiàn)批量銷售，申請(qǐng)制造專利55項(xiàng)?！补残躁P(guān)鍵技術(shù)類，擬支持兩項(xiàng)〕爭(zhēng)論內(nèi)容：高企云 67“:///“爭(zhēng)論波長(zhǎng)850nm、速率25Gb/s的面放射激光器〔VCSEL〕芯片設(shè)計(jì)與制850nm波段探測(cè)器芯片設(shè)計(jì)與制備工藝；爭(zhēng)論多模單通道25Gb/sVCSEL25Gb/s和4×25Gb/s4×25Gb/s混合集成光收發(fā)模塊技術(shù)與系統(tǒng)應(yīng)用。考核指標(biāo)：實(shí)現(xiàn)25Gb/sVCSEL芯片，工作波長(zhǎng)840~860nm，3dB帶寬>20GHz，閾值電流<1.5mA；實(shí)現(xiàn)探測(cè)器芯片的接收波長(zhǎng)到達(dá)830~870nm，3dB帶寬>20GHz，暗電流<0.1nA，響應(yīng)度>0.5A/W；實(shí)現(xiàn)4通道集成化光收發(fā)模塊，4×25.78Gb/s或4×28.05Gb/s12.8mA，總功耗<1000mW；完成多模4于100米多模光纖傳輸。具備批量生產(chǎn)力量，實(shí)現(xiàn)批量推廣應(yīng)用，申請(qǐng)制造專利35項(xiàng)。相干光通信系統(tǒng)中的光放射與調(diào)控集成芯片技術(shù)〔共性關(guān)鍵技術(shù)類，擬支持兩項(xiàng)〕爭(zhēng)論內(nèi)容：定掌握機(jī)制；爭(zhēng)論集成化超窄線寬半導(dǎo)體激光器芯片設(shè)計(jì)與制備技術(shù)；爭(zhēng)論高穩(wěn)頻窄線寬激光器與調(diào)制器混合集成技術(shù)。爭(zhēng)論集成化寬調(diào)諧窄線寬半導(dǎo)體激混合集成技術(shù)。高企云 78“:///“考核指標(biāo)：高穩(wěn)頻窄線寬激光器頻率穩(wěn)定度標(biāo)準(zhǔn)方差<10-8@100s，線寬<10kHz；與雙偏振雙載波調(diào)制器〔含驅(qū)動(dòng)〕實(shí)現(xiàn)模塊化集成，調(diào)制速率不低于400Gb/s，輸出功率≥1mW。集成化可調(diào)諧窄線寬半導(dǎo)體激光器的線寬<50kHz，波長(zhǎng)調(diào)諧范圍≥35nm(C波段)，輸出功率≥20mW，波長(zhǎng)調(diào)諧精度<±2.5GHz；與混頻器、平衡探測(cè)器、跨阻放大器和偏振分束器等相干接收系統(tǒng)進(jìn)展混合模塊化集成。完成400Gb/s相干光通信系統(tǒng)演示驗(yàn)證，申請(qǐng)制造專利20項(xiàng)以上。無源光網(wǎng)絡(luò)中的25G/100G〔共性關(guān)鍵技術(shù)類，擬支持兩項(xiàng)〕爭(zhēng)論內(nèi)容：爭(zhēng)論面對(duì)無源光網(wǎng)絡(luò)〔PON〕的高功率25G激光器芯片技術(shù)；爭(zhēng)論面對(duì)PON的高靈敏度25GAPD芯片技術(shù)；爭(zhēng)論基于混合集成技術(shù)的PON收發(fā)組件FEC功能，完成25/50G或25/100G及以上速率PONPON網(wǎng)絡(luò)示范應(yīng)用?？己酥笜?biāo)：NG激光器芯片放射光功率≥mB，帶寬≥21GHz；25GAPD芯片靈敏度<-26dBm〔25Gb/s@BER1E-3〕，3dB帶寬≥21GHz；實(shí)現(xiàn)基于混合集成技術(shù)的PON收發(fā)組件的放射光功率≥3dBm，接收靈敏度<-23dBm〔25Gb/s@BER1E-3〕；實(shí)現(xiàn)支持平滑升級(jí)的25/50G及以上PON光模塊與示范應(yīng)用，每個(gè)通道功耗<1.5W，與現(xiàn)有10GPON開通一個(gè)試驗(yàn)局，實(shí)現(xiàn)批量生產(chǎn)與推廣應(yīng)用，申請(qǐng)制造專利35項(xiàng)。高企云 89“:///“面對(duì)5G應(yīng)用的光傳輸核心芯片與模塊〔共性關(guān)鍵技術(shù)類，擬支持兩項(xiàng)〕爭(zhēng)論內(nèi)容：爭(zhēng)論寬溫、高線性25Gb/sDFB激光器芯片設(shè)計(jì)、制備與長(zhǎng)期牢靠性評(píng)價(jià)技術(shù)；爭(zhēng)論高線性25Gb/sEML芯片設(shè)計(jì)與制備技術(shù)；爭(zhēng)論25Gb/s波長(zhǎng)可調(diào)諧激光器芯片設(shè)計(jì)與制備技術(shù)；爭(zhēng)論單通道50Gb/s〔PAM4格式〕高線性度激光器驅(qū)動(dòng)、高線性度高靈敏度TIA芯片技術(shù)、PAM4調(diào)制與解調(diào)及非線性補(bǔ)償與信號(hào)均衡等集成芯片技術(shù)；爭(zhēng)論25Gb/sDFB激光器寬溫封裝與25Gb/sEML器件封裝技術(shù)及光收發(fā)模塊設(shè)計(jì)的電信號(hào)完整性、熱治理技術(shù)。考核指標(biāo)：實(shí)現(xiàn)高牢靠性、寬溫、高線性25Gb/sDFB芯片，小信號(hào)調(diào)制帶寬到達(dá)18GHz，輸出光功率到達(dá)10mW，工作溫度范圍滿足-40+85℃，激光器進(jìn)展10001.0dB；實(shí)現(xiàn)C波段25Gb/sEML芯片的小信號(hào)調(diào)制帶寬到達(dá)22GHz，輸出光功率到達(dá)2mW；實(shí)現(xiàn)C波段25Gb/s可調(diào)諧激光器芯片的小信號(hào)調(diào)制帶寬到達(dá)20GHz，波長(zhǎng)調(diào)諧范圍≥35nm；實(shí)現(xiàn)單通道50Gb/s(PAM4格式)光收發(fā)集成電路芯片，激光器驅(qū)動(dòng)單元小信號(hào)調(diào)制帶寬到達(dá)22GHz，PAM4收發(fā)芯片電接口插損≥30dB；TIA輸出小信號(hào)帶寬zsss-40+85光比>4.0dB，接收靈敏度>-11.0dBm，密集波分光收發(fā)模塊滿足單載波50Gb/s。高企云 910“:///“完成相關(guān)器件模塊在典型5G場(chǎng)景下的應(yīng)用演示，具備批量生產(chǎn)力量，實(shí)現(xiàn)批量推廣應(yīng)用，申請(qǐng)制造專利60項(xiàng)。微波光子集成技術(shù)寬帶無線接入微波光子芯片根底爭(zhēng)論〔根底前沿類，擬支持兩項(xiàng)〕爭(zhēng)論內(nèi)容：及陣列芯片以及寬帶高飽和光探測(cè)器及陣列芯片；爭(zhēng)論寬帶、高精度二維微波光子波束形成芯片、頻率和帶寬高速可重構(gòu)微波光子濾波器及陣列芯片以及寬接入技術(shù)、微波光子多芯傳輸與多制式無線信號(hào)的融合接入技術(shù)以及寬帶微波光子多波束技術(shù)及其無線接入技術(shù)?？己酥笜?biāo)：?jiǎn)瓮ǖ腊雽?dǎo)體激光器輸出光功率≥160mW、RIN噪聲≤-160dBc/Hz，10通道半導(dǎo)體激光器陣列芯片單通道輸出光功率≥80mW通道間隔200GHzRIN噪聲≤-155dBc/Hz；電光調(diào)制器及陣列芯片調(diào)制帶寬≥40GHz、半波電壓≤4V；光電探測(cè) 器及陣列芯片帶寬≥40GHz、飽和光功率≥100mW；波束形成芯片瞬時(shí)帶寬≥4GHz、延時(shí)精度≤±0.3ps、通道數(shù)4×4；可重構(gòu)濾波器及陣列芯片頻率調(diào)諧范圍≥40GHz、射頻帶外抑制比≥60dB、響應(yīng)時(shí)間≤100μs；單邊帶調(diào)制芯片頻率掩蓋840GHz、邊帶抑制比≥30dB。實(shí)現(xiàn)頻段數(shù)≥2、動(dòng)態(tài)范圍≥120dBHz2/3的多頻段微波光子融合傳輸；實(shí)現(xiàn)信道數(shù)≥8、串?dāng)_≤-20dB的高企云 1011“:///“多制式無線信號(hào)多芯傳輸與安排；實(shí)現(xiàn)波束數(shù)目≥4、瞬時(shí)帶寬≥4GHz的寬帶微波光子多波束收發(fā)。申請(qǐng)制造專利30項(xiàng)?！哺浊把仡悺碃?zhēng)論內(nèi)容：爭(zhēng)論可重構(gòu)光子模擬處理芯片技術(shù)，在光子集成芯片上實(shí)現(xiàn)微分、積分和希爾伯特變換等信號(hào)處理功能的可重構(gòu)；爭(zhēng)論光子集成芯片與微波集成電路的生的系統(tǒng)集成?？己酥笜?biāo)：光子模擬信號(hào)處理芯片瞬時(shí)帶寬大于10%；實(shí)現(xiàn)芯片級(jí)可調(diào)諧光生微6-18GHz，相位噪聲低于-90dBc/Hz@10kHz5nm100ps/nm線性調(diào)頻信號(hào)頻譜掩蓋10-60GHz；任意波形頻譜掩蓋范圍10-60GHz，采樣率不小于100GS/s。申請(qǐng)制造專利30項(xiàng)。集成電路與系統(tǒng)芯片超低功耗、高牢靠和強(qiáng)實(shí)時(shí)微掌握器芯片技術(shù)〔共性關(guān)鍵技術(shù)類〕爭(zhēng)論內(nèi)容：面對(duì)物聯(lián)網(wǎng)節(jié)點(diǎn)超長(zhǎng)待機(jī)和免維護(hù)的應(yīng)用需求，研發(fā)超低功耗微掌握器芯片；爭(zhēng)論寬電源電壓范圍的片上存儲(chǔ)器和標(biāo)準(zhǔn)單元、微瓦級(jí)數(shù)模轉(zhuǎn)換器、納瓦高企云 1112“:///“級(jí)間隙式片上振蕩器、寬負(fù)載高效率電源轉(zhuǎn)換器和自適應(yīng)動(dòng)態(tài)電壓頻率調(diào)整技寬溫度工作范圍和工業(yè)掌握通信增加型總線設(shè)計(jì)技術(shù)?？己酥笜?biāo)：耗CPU核、內(nèi)嵌非易失存儲(chǔ)器NVM和靜態(tài)隨機(jī)存儲(chǔ)器SRAM、模數(shù)轉(zhuǎn)換器ADC和電源治理等電路，支持寬電源電壓〔0.6×VDD~1.0×VDD〕工作，動(dòng)態(tài)〔CPU核運(yùn)行基準(zhǔn)程序dhrystone〕小于10μA/MHz〔包括32kHz晶振電路、實(shí)時(shí)時(shí)鐘RTC電路和2kB數(shù)據(jù)保持存儲(chǔ)器〕小于300nA，基準(zhǔn)測(cè)試程序EEMBCULPMarkCP(3.0V)得分300聯(lián)網(wǎng)示范應(yīng)用。實(shí)現(xiàn)一款面向工業(yè)掌握應(yīng)用的高牢靠強(qiáng)實(shí)時(shí)微掌握器芯片；內(nèi)嵌強(qiáng)實(shí)時(shí)處理器、支持校驗(yàn)和糾錯(cuò)的片上NVM和SRAMADC和電源轉(zhuǎn)換等電路，工作主頻大于200MHz，高等級(jí)大事硬件實(shí)時(shí)響應(yīng)時(shí)間小于10ns，工作溫度范圍到達(dá)工業(yè)級(jí)標(biāo)準(zhǔn)-40℃~85℃，IEC61000-4-2標(biāo)準(zhǔn)下ESD測(cè)試不低于2kV，基于該芯片完成智能制造/電機(jī)掌握/軌道交通/車輛動(dòng)力至少一款產(chǎn)品的示范應(yīng)用。面對(duì)信息安全的動(dòng)態(tài)可重構(gòu)系統(tǒng)芯片技術(shù)〔共性關(guān)鍵技術(shù)類〕爭(zhēng)論內(nèi)容：面對(duì)云計(jì)算、大數(shù)據(jù)等應(yīng)用場(chǎng)景下的高安全密碼計(jì)算及非黑盒攻擊問題，研發(fā)具備主動(dòng)防范特性、電路隨算法變化而快速變化的型動(dòng)態(tài)可重構(gòu)信息安高企云 1213“:///“全系統(tǒng)芯片；爭(zhēng)論支持主流密碼算法的動(dòng)態(tài)可重構(gòu)芯片計(jì)算模式、硬件架構(gòu)、技術(shù)，爭(zhēng)論承受動(dòng)態(tài)局部重構(gòu)技術(shù)減弱側(cè)信道攻擊的方法，研究基于可重構(gòu)芯片的物理不行克隆函數(shù)設(shè)計(jì)技術(shù)，爭(zhēng)論動(dòng)態(tài)可重構(gòu)芯片集成開發(fā)工具的設(shè)計(jì)技術(shù)。考核指標(biāo)：承受28nm或更先進(jìn)工藝實(shí)現(xiàn)一款面對(duì)信息安全應(yīng)用的高能效高敏捷和高安全的動(dòng)態(tài)可重構(gòu)系統(tǒng)芯片該芯片支持分組序列和雜湊等30種以上國內(nèi)外主流密碼算法支持動(dòng)態(tài)局部重構(gòu)和對(duì)算法簇的硅后擴(kuò)展單個(gè)算法重構(gòu)時(shí)間小于s配置信息量小于B能量效率平均到達(dá)主流A芯片的0倍以上該芯片的原理圖或幅員中不包含算法的完整信息在該芯片上實(shí)現(xiàn)AES和等算法承受動(dòng)態(tài)局部重構(gòu)等技術(shù)有效減弱側(cè)信道攻擊相對(duì)于承受之前，抵擋經(jīng)典差分功耗攻擊的力量至少提升2個(gè)數(shù)量級(jí)承受動(dòng)態(tài)局部重構(gòu)等技術(shù)在該芯片上實(shí)現(xiàn)物理不行克隆函數(shù)，有效鼓勵(lì)響應(yīng)≥2^128，內(nèi)核誤碼 率≤1E-8；完成該芯片集成開發(fā)工具的研制；基于該芯片完成面向信息安全應(yīng)用的演示樣機(jī)；關(guān)鍵技術(shù)應(yīng)用于我國核心部門的信息安全裝備。〔共性關(guān)鍵技術(shù)類〕爭(zhēng)論內(nèi)容：重構(gòu)射頻系統(tǒng)集成芯片；爭(zhēng)論工作頻率和信道帶寬的寬范圍可重構(gòu)技術(shù)，爭(zhēng)論接收機(jī)強(qiáng)抗干擾技術(shù)，研究寬帶高能效放射機(jī)技術(shù)，爭(zhēng)論寬帶可重構(gòu)調(diào)制與解高企云 1314“:///“WiFiMIMO技術(shù)，爭(zhēng)論在片集成高效率功率放大器電路技術(shù)?？己酥笜?biāo)：實(shí)現(xiàn)一款寬帶可重構(gòu)射頻芯片；芯片工作頻率覆蓋0.4GHz~6GHz，最大瞬時(shí)信道帶寬不低于20MHz，0dBm堵塞〔偏離載波20MHz處〕下的接收機(jī)mWm不低于30dB，支持不少于3種通信協(xié)議的實(shí)時(shí)可重構(gòu)；基于該芯片完成演示樣機(jī)，并針對(duì)車聯(lián)網(wǎng)、機(jī)器人等簡(jiǎn)單物聯(lián)網(wǎng)應(yīng)用場(chǎng)景，完成演示系統(tǒng)。實(shí)現(xiàn)一256QAM等簡(jiǎn)單調(diào)制方式，通信峰值數(shù)據(jù)率不低于10Gbps，通信距離不低于10m；基于該芯片完成演示樣機(jī)，并針對(duì)高速WiFi、虛擬現(xiàn)實(shí)等高速無線互連應(yīng)用，完成演示系統(tǒng)。面對(duì)大數(shù)據(jù)傳輸?shù)某咚賯鬏敾ミB芯片技術(shù)〔共性關(guān)鍵技術(shù)類〕爭(zhēng)論內(nèi)容：爭(zhēng)論超高速串行傳輸接口PHY物理層電路技術(shù)，爭(zhēng)論低誤碼率多元幅度調(diào)制與解調(diào)電路技術(shù)，爭(zhēng)論自適應(yīng)可配置均衡電路技術(shù)；爭(zhēng)論低抖動(dòng)時(shí)鐘恢復(fù)電路技術(shù)爭(zhēng)論BIST回環(huán)自測(cè)試技術(shù)；爭(zhēng)論超高速串行傳輸接口芯片的封裝與測(cè)試驗(yàn)證技術(shù)。高企云 1415“:///“考核指標(biāo)：實(shí)現(xiàn)一款應(yīng)用于大數(shù)據(jù)傳輸?shù)?00Gbps串行接口收發(fā)PHYLane收發(fā)器速率支持100Gbps，誤碼率≤1E-6，功耗≤2W/Lane，支持多幅度調(diào)制PAM編碼或NRZ編碼格式，支持可配置均衡功能。實(shí)現(xiàn)一款應(yīng)用于大數(shù)esFEC功能可配置，F(xiàn)EC訂正前BER容限不低于1E-5BISTPRBS31等通用碼型，支持P/N極性倒置、Lane反轉(zhuǎn)功能，支持均衡參數(shù)的自型芯片應(yīng)用演示樣機(jī)?！补残躁P(guān)鍵技術(shù)類〕爭(zhēng)論內(nèi)容：面對(duì)下一代物聯(lián)網(wǎng)移動(dòng)智能終端對(duì)人機(jī)交互的應(yīng)用需求，研發(fā)高能效、高路技術(shù)，爭(zhēng)論集成多種信號(hào)傳感和智能處理技術(shù)的低功耗片上系統(tǒng)?？己酥笜?biāo)：功耗≤70μW；真皮指紋檢測(cè)的拒真率≤0.01%，認(rèn)假率≤0.0001%，圖像區(qū)分率≥500DPI，指紋識(shí)別的響應(yīng)延時(shí)≤500ms，指紋識(shí)別功耗≤40mW，待機(jī)功耗高企云 1516“:///“≤10μW；實(shí)時(shí)手勢(shì)識(shí)別準(zhǔn)確率≥90%，手勢(shì)識(shí)別功耗≤38μW@1FPS，終端設(shè)備手勢(shì)喚醒功耗≤3.5μW@1FPS；基于研制芯片完成演示樣機(jī)及其演示系統(tǒng)。高精度毫米波/太赫茲雷達(dá)與成像芯片技術(shù)〔共性關(guān)鍵技術(shù)類〕爭(zhēng)論內(nèi)容：面對(duì)高精度三維成像雷達(dá)應(yīng)用，研發(fā)硅基高精度毫米波雷達(dá)芯片；爭(zhēng)論毫像應(yīng)用或安檢成像應(yīng)用，研發(fā)硅基太赫茲成像陣列芯片；爭(zhēng)論太赫茲天線陣列陣列技術(shù)。考核指標(biāo)：100GHz，支持連續(xù)波調(diào)頻、脈沖等多種雷達(dá)體制，最大帶寬不低于2GHz，輸出功率不低于10dBm，接收噪聲系數(shù)優(yōu)于15dB@1MHzIF〔FMCW雷達(dá)體制〕，單片集成陣列規(guī)模不少于4發(fā)4收，收發(fā)通道隔離度優(yōu)于25dB，功耗低于2W；基于該芯片完成m探測(cè)距離不低于20于220GHz，接收靈巧敏度優(yōu)于45pW@1kHz帶寬，單片集成陣列規(guī)模不少于4×4，1.5W；基于該芯片完成面對(duì)生物醫(yī)學(xué)成像應(yīng)用或安檢成像應(yīng)用的太赫茲成像樣機(jī)及其演示系統(tǒng)，角度區(qū)分率優(yōu)于0.1°。高企云 1617“:///“〔根底前沿類〕爭(zhēng)論內(nèi)容：面對(duì)有源植入式醫(yī)療器械應(yīng)用，研發(fā)植入式微納集成芯片與集成系統(tǒng)；研檢測(cè)與刺激電路技術(shù)；爭(zhēng)論小尺寸、高精度植入式壓力傳感器和小尺寸、低發(fā)GMP認(rèn)證要求的有源植入式微物試驗(yàn)的臨床應(yīng)用爭(zhēng)論?？己酥笜?biāo)：PDL≥10mW，傳輸效率PTE≥60%@10mm植入深度，接收線圈≤20mm×20mm1.5mm；無線通訊數(shù)據(jù)率≥250kbps@10mm植入深度，誤碼率≤1E-6；微納傳感器信號(hào)檢測(cè)精度≥8比特，采樣率≥20kS/s；生物電信號(hào)檢測(cè)輸入?yún)⒖荚肼時(shí)ms值≤5μV，信號(hào)帶寬1Hz~1kHz；生物電刺激精度≥8比特，最小脈寬時(shí)間≤10μs，電壓型刺激掩蓋范圍0~7V，電流型刺激掩蓋范圍0~2mA；實(shí)現(xiàn)植入式壓力傳感器，壓力檢測(cè)范圍-20~300mmHg，精度≤±1.5mmHg，瞬時(shí)功耗≤0.5mW，尺寸≤3mm×3mm×1.5mm；實(shí)現(xiàn)植入式微泵無機(jī)械運(yùn)動(dòng)部件無氣 泡產(chǎn)生自發(fā)熱≤1℃，尺寸≤3mm×3mm×1.5mm，驅(qū)動(dòng)電壓≤5V，流量≥2μL/min；基于該芯片、壓力傳感器和微泵，針對(duì)青 光高企云 1718“:///“眼等致盲性疾病的診療應(yīng)用，實(shí)現(xiàn)植入式診療用微納集成系統(tǒng)的功能樣機(jī)；針對(duì)1GMP的功能演示?！哺浊把仡悺碃?zhēng)論內(nèi)容：面對(duì)物聯(lián)網(wǎng)節(jié)點(diǎn)和邊緣設(shè)備低功耗智能處理的迫切需求，研發(fā)自適應(yīng)重構(gòu)、存內(nèi)計(jì)算和數(shù)?；旌系母吣苄疃葘W(xué)習(xí)處理芯片；爭(zhēng)論可重構(gòu)、可擴(kuò)展的深度學(xué)習(xí)計(jì)算架構(gòu)，爭(zhēng)論精度自適應(yīng)的計(jì)算單元和空間并行的單元陣列，爭(zhēng)論支持存內(nèi)計(jì)算的CMOS考核指標(biāo)：實(shí)現(xiàn)深度學(xué)習(xí)處理芯片；支持不同構(gòu)造和規(guī)模的神經(jīng)網(wǎng)絡(luò)計(jì)算，卷積網(wǎng)絡(luò)計(jì)算的等效峰值能效比≥100TOPS/W，芯片總體功耗不高于500mW；計(jì)算單元陣列峰值利用率不低于90%；支持片上存內(nèi)計(jì)算，具有數(shù)據(jù)存儲(chǔ)和卷積計(jì)算兩種模式， 存儲(chǔ)器單元失效率小于1E-6；支持?jǐn)?shù)?；旌嫌?jì)算，工作電壓范圍0.6VDD~1.0VDD，支持PVT校準(zhǔn)，模擬計(jì)算引入的識(shí)別率損失不超過2%；滿足主流深度學(xué)習(xí)應(yīng)用的計(jì)算精度要求，針對(duì)主流圖像數(shù)據(jù)集識(shí)別率到達(dá)92%以上。〔根底前沿類〕爭(zhēng)論內(nèi)容：高企云 1819“:///“CMOS電路設(shè)計(jì)技術(shù)；爭(zhēng)論基于隨機(jī)計(jì)算自身容錯(cuò)性的電路功耗和硬件開銷優(yōu)化技術(shù)；爭(zhēng)論在超低電壓工作下隨機(jī)計(jì)算電路的魯棒性及電路-器件協(xié)同優(yōu)化技術(shù)；爭(zhēng)論面對(duì)隨機(jī)計(jì)算的數(shù)據(jù)編碼方式、目標(biāo)探究興器件在隨機(jī)計(jì)算中的應(yīng)用，及其與CMOS混合集成的設(shè)計(jì)方法。考核指標(biāo)：15%；芯片能耗較傳統(tǒng)二進(jìn)制計(jì)算電路降低5倍以上；建立通用的隨機(jī)計(jì)算電路綜合工具，能夠?qū)崿F(xiàn)隨機(jī)序列生成器和數(shù)據(jù)通路的協(xié)同綜合，能夠?qū)崿F(xiàn)與傳統(tǒng)二進(jìn)制計(jì)算模塊在應(yīng)用中分割協(xié)調(diào)。集成電路設(shè)計(jì)方法學(xué)〔共性關(guān)鍵技術(shù)類〕爭(zhēng)論內(nèi)容：針對(duì)超低電壓電路時(shí)序波動(dòng)大、傳統(tǒng)靜態(tài)時(shí)序分析方法難以適用的問題，研發(fā)超低電壓高精度時(shí)序分析EDA工具；爭(zhēng)論超低電壓條件下電路時(shí)序分布模型，關(guān)鍵時(shí)序路徑的快速選取方法，關(guān)鍵路徑的高精度仿真方法，關(guān)鍵路徑時(shí)規(guī)模電路的時(shí)序并行化分析方法?？己酥笜?biāo)：EDA工具；支持40nm及以下先進(jìn)工藝，電路規(guī)?！?000〔0.6×VDD~1.1×VDD，高企云 1920“:///“10個(gè)電壓節(jié)點(diǎn)以上，其中VDD是指集成電路工藝對(duì)應(yīng)的標(biāo)準(zhǔn)電源電壓〕，單條關(guān)鍵路徑的延時(shí)統(tǒng)計(jì)分析相比6sigma蒙特卡洛仿真誤差≤5%，速度提升≥1000倍；基于該工具實(shí)現(xiàn)應(yīng)用示范，支持2款以上超低電壓芯片的設(shè)計(jì)流片。器件工藝技術(shù)