第3章-8-金屬化工藝

3.8金屬化工藝3.8.1金屬材料的選用1互連金屬化材料的要求（1）導(dǎo)電性能好（2）與

n型和

P型硅之間都能形成歐姆接觸（3）性能穩(wěn)定（4）臺階覆蓋性能好（5）工藝相容（可以制薄膜、光刻、刻蝕）2常用的金屬材料1、鋁鋁是一種常用的金屬材料，電阻率很低，和硅的互溶性較好，它與P型硅和摻雜濃度較高的n型半導(dǎo)體都能形成歐姆接觸。問題：（1）電遷移現(xiàn)象鋁在導(dǎo)線中受兩個力的作用：a.靜電作用力，方向沿電場方向b.”電子風(fēng)作用力”，沿電子流的方向電遷移（Electromigration）由于在連線（Al）中的電子在足夠大的電場力作用下使鋁原子發(fā)生漂移運(yùn)動，產(chǎn)生Al線上的空洞（Void）和小丘（Hillock），使IC在正常工作中，其內(nèi)部互連線發(fā)生短路或者斷路的現(xiàn)象。即“電子風(fēng)”作用力占主導(dǎo)地位。電遷移中的Void和HillockVoid和Hillock的SEM照片（2）鋁硅互溶問題–硅在鋁中有溶解度，易形成“尖刺”。為了解決電遷移現(xiàn)象：（1）對鋁薄膜的結(jié)構(gòu)作設(shè)計（2）采用Al-Cu合金和Al-Si-Cu合金，邊界分凝，阻止鋁原子沿邊界的遷移。（3）采用多層結(jié)構(gòu)（Al/Ti/Al)–例如：A

l-CrAl7-Al為了解決“尖刺”現(xiàn)象（1）采用Al-Si或Al-Si-Cu合金（2）采用鋁-硅雙層金屬化結(jié)構(gòu)，可以提供溶解于鋁所需要的硅原子。（3）采用鋁阻擋層結(jié)構(gòu)在硅鋁之間沉積一層薄金屬層CoSi2/TiN/AlCoSi2：歐姆接觸材料TiN：阻擋層材料2、重?fù)诫s多晶硅和難熔金屬硅化物重?fù)诫s多晶硅薄膜也可以代替鋁成為MOS的柵極材料并同時形成互連但I(xiàn)C中的特征尺寸小于1um時，由于多晶硅薄膜的電阻率較大，成為限制IC速度提高的主要障礙，為此采用硅化物/多晶硅的復(fù)合柵結(jié)構(gòu)（polycide)3、Cu銅的電阻率極低，電遷移特性好，但有下列缺點(diǎn)：刻蝕困難，容易對設(shè)備造成污染。Cu在硅中擴(kuò)散很快,容易對器件造成污染。Cu的刻蝕：采用化學(xué)機(jī)械拋光(CMP)和大馬士革

(damascene)工藝刻蝕CuAl膜主要采用PVD（物理氣相沉積）法1.真空蒸度方法a.鎢絲加熱法b.電子束蒸發(fā)法3.8.2金屬層淀積工藝2、濺射沉積1.基本過程(1)產(chǎn)生離子并導(dǎo)向一個靶;(2)離子把靶表面上的原子轟擊出來;(3)被轟擊出的原子向硅晶片運(yùn)動(4)在晶片表面這些原子凝結(jié)并形成薄膜(5)磁控濺射的金屬：鋁、TiN、TW超高真空鍍膜系統(tǒng)(中科院固體物理研究所)主要技術(shù)指標(biāo)：進(jìn)樣及預(yù)處理室極限真空：10-5Pa；淀積處理室極限真空：在配置分子泵組進(jìn)行淀積時，真空可優(yōu)于5×10-5

Pa；配置離子泵進(jìn)行真空檢測時可達(dá)7×10-8Pa。樣品尺寸：Φ50mm；主要用途：離子束清洗；直流或射頻濺射；反應(yīng)離子濺射等多靶磁控濺射設(shè)備主要技術(shù)指標(biāo)：系統(tǒng)極限真空度：2.6×10-5Pa，漏率：停泵關(guān)機(jī)12小時后，系統(tǒng)保持真空度≤5Pa，工作真空：系統(tǒng)暴露大氣后開機(jī)，40分鐘內(nèi)系統(tǒng)真空度達(dá)到≤6.6×10-4Pa；φ50永磁靶兩只,φ50電磁靶一只；RF電源N=500W，DC電源N=500W；樣品尺寸：φ25

mm；水冷，可連續(xù)公轉(zhuǎn)，步進(jìn)電機(jī)控制靶位轉(zhuǎn)換，攜帶四塊樣品，水冷盤在大氣下可與水平傾斜0

～

30°；加熱，樣品溫度850℃，在0～360°范圍內(nèi)公轉(zhuǎn)，在大氣下樣品可以實(shí)現(xiàn)0～70°傾斜；MFC控制兩路工作氣體，偏壓范圍：0～200V。主要用途：利用二極放電產(chǎn)生等離子體的原理進(jìn)行濺射沉積，可以進(jìn)行RF磁控濺射、DC磁控濺射，以制取金屬膜、

介質(zhì)膜、磁性膜以及多層膜等。2.基本原理磁控濺射當(dāng)集成電路集成度增加，內(nèi)連線也增加，需要進(jìn)行金屬層的多層互連。3.8.3金屬化互連系統(tǒng)要進(jìn)行金屬的多層互連，須對介質(zhì)進(jìn)行平坦化工藝，既將隨晶片表面起伏的介電層加以平坦。1、旋涂玻璃法（SOG）–SOG法是已旋涂的方式覆蓋一層液態(tài)的溶液，以達(dá)到使晶片表面的介電層得以“平坦化”的目的。SOG經(jīng)適當(dāng)?shù)臒崽幚碇?，將成為一個非常近似于SiO2

的物質(zhì)。2、化學(xué)機(jī)械拋光（CMP）–其工藝類似于硅的拋光，但不一樣，對介電層拋光的目的是去掉光刻膠并使整個圓晶片表面均勻平坦，被去掉的厚度為0.5微米至1.0微米，而拋光歸硅時，被去除的硅的厚度要有幾十微米。化學(xué)機(jī)械拋光（Chemical

MechanicalPolishing，CMP）拋光的過程既是機(jī)械的，也是化學(xué)的。拋光的過程不只是通過研漿與圓晶片表面的摩擦來完成。在圓晶片和研漿顆粒表面之間形成化學(xué)鍵和分子鍵。最常用的拋光研漿是懸浮在氫氧化鉀溶液中的膠狀或霧狀二氧化硅微粒，拋光速率依賴于溶液的PH值。3、多層金屬化“接觸窗”和“介層窗”的工藝技巧。“接觸窗插塞”是專指用以連接MOS各極與金屬層的“鑲?cè)氩糠帧?；“介層窗插塞”用來連系上下不同的金屬之用。插塞技術(shù)主要有：“鎢插塞”和“高溫鋁”4互連與多層布線VLSI設(shè)計需要把器件連到一起以構(gòu)成完整的系統(tǒng)。在硅平面上，連線是指利用導(dǎo)體的掩膜圖形為設(shè)計中的單元之間提供電氣通路。設(shè)計規(guī)則要求連線必須滿足最小寬度和最小間距。每一根連線都要占用面積并且必須根據(jù)規(guī)則與鄰近線保持間距。在VLSI設(shè)計中，連線可能非常復(fù)雜以致于需要采用多層布線?，F(xiàn)代CMOS工藝中，通常有6層或6層以上布線?；ミB技術(shù)與器件特征尺寸的縮?。ㄙY料來源：Solidstate

Technology

Oct.,1998）布線的寄生電阻和寄生電容：互連的兩個特性，稱為串聯(lián)電阻和并聯(lián)電容，影響到電路的性能，也經(jīng)常需要在版圖和電路設(shè)計之間反復(fù)迭代。1互連線引入信號的延遲通過器件間的連線傳遞信號的過程，是將信號電荷向布線間形成的寄生電容充放電的過程。2互連線的要求低電阻值產(chǎn)生的電壓降最??；信號傳輸延時最?。≧C時間常數(shù)最小化）與器件之間的接觸電阻低長期可靠工作3可能的互連線材料金屬（低電阻率）多晶硅（中等電阻率）高摻雜區(qū)的硅(注入或擴(kuò)散)（中等電阻率）互連線寬與互連線延遲的關(guān)系金屬互連材料Al是目前集成電路工藝中最常用的金屬互連材料但Al連線也存在一些比較嚴(yán)重的問題電遷移嚴(yán)重、電阻率偏高、淺結(jié)穿透等Cu連線工藝有望從根本上