hi3536硬件設(shè)計(jì)用戶指南

2014-2015。保留一切權(quán)利商標(biāo)聲、注2014-2015。保留一切權(quán)利商標(biāo)聲、注前前言前前言前言1.1.6小節(jié)，修改表1-4。前言1.1.6小節(jié)，修改表1-4。目目錄前 1原理圖設(shè)目目錄前 1原理圖設(shè)計(jì)建 復(fù)位和Watchdog電 SVB動態(tài)調(diào) 1.2.1DDR3/4接 1.2.4USB2.0接 1.2.5USB3.0接 GMAC接口設(shè) FLASH接口設(shè) EMMC接口設(shè) PCIe接口設(shè) HDMI輸出接口設(shè) VI接口設(shè) VO接口設(shè) 模擬DAC接口設(shè) 能耐壓5V的管 PCB設(shè)計(jì)建 v目目 Core電源設(shè) CPU電源設(shè) DDR1V5電源設(shè) 3V3電源設(shè) DDR3/4SDRAM接 VO接口走線設(shè)計(jì)建 PCIe總線PCB設(shè)計(jì)建 3整機(jī)ESD設(shè)計(jì)建 3.1背 3.2整機(jī)ESD設(shè)計(jì)建 單板熱設(shè)計(jì)建 4插圖目圖1-1系統(tǒng)推薦晶振連接方式及器件參 插圖目圖1-1系統(tǒng)推薦晶振連接方式及器件參 圖1-3復(fù)位和Watchdog典型設(shè)計(jì)電 圖1-5電源上電順序 圖1-6電源動態(tài)調(diào)壓示意 圖1-7DDR3電源分壓網(wǎng)絡(luò)參考設(shè)計(jì) 圖1-8CLK的匹配方式示意 圖1-9CS和ODT的匹配方式示意 圖1-10Hi3536RGMII模式下的信號連接 圖1-11Hi3536MII模式下的信號連接 圖1-12Hi3536RMII模式下的信號連接 圖1-13EMMC連接示意 圖1-15PCIeX2級聯(lián)示意 圖1-16對講應(yīng)用Hi3536主模式連接方 圖1-17對講應(yīng)用Hi3536從模式連接方 圖1-18圖1-HI3536VI-VO級聯(lián)場 圖2-1Hi3536的Pin腳排布 圖2-3GND 圖2-4POWER 圖2-9Hi35361V5電源濾波電容類型(未包含DDR顆粒端 圖2-10Hi35361V5電源布線及電容布 圖2-11Hi35363V3電源濾波電容類 圖2-12Hi35363V3電源布線及電容布 表格目表1-1JTAGDebug接口信表格目表1-1JTAGDebug接口信 表1-3信號描 表1-4RC參 表1-58bitDDRDQ線 表1-6單片SPIFlash匹配設(shè)計(jì)推 表1-7單片NANDFlash匹配設(shè)計(jì)推 表1-95V耐壓管 1原理圖設(shè)計(jì)建小系統(tǒng)外部電路要Clocking通過芯片內(nèi)部的反饋電路與外部的24MHz晶體振蕩電路一起構(gòu)成1原理圖設(shè)計(jì)建小系統(tǒng)外部電路要Clocking通過芯片內(nèi)部的反饋電路與外部的24MHz晶體振蕩電路一起構(gòu)成系統(tǒng)時鐘電路推薦晶振連接方式及器件參數(shù)如圖1-1所示選用的電容需要跟晶振的負(fù)載電容匹配，材質(zhì)建議采NPO。建4pin貼片晶振，其中2個GND管腳與單板地充分連接，增強(qiáng)系統(tǒng)時鐘抗ESD干擾能力。圖1-1系統(tǒng)推薦晶振連接方式及器件參及器件參數(shù)如圖1-2所示。1圖1-2RTC推薦晶振連接方式及器件參圖1-2RTC推薦晶振連接方式及器件參WatchdogHi3536可通過判斷POR_BYPASS管腳在上電時的狀態(tài)選擇內(nèi)部復(fù)位或外部復(fù)位V28管腳復(fù)用為WDG_RSTN功能。RSTN管腳可懸空處理。選擇內(nèi)部復(fù)位時，為確保系統(tǒng)能正常啟動，小系統(tǒng)相關(guān)的外設(shè)（例如：存boot統(tǒng)相關(guān)的外設(shè)（例如：存放boot的flash器件。當(dāng)POR_BYPASS為高電平時，選擇外部復(fù)位，此時RSTN管腳為復(fù)位信號輸入管腳，要求的復(fù)位有效信號為低電平，脈沖寬度一般要求在100ms～300ms之間。位信號后，才恢復(fù)為高電平。禁止將WDG_RSTN/SYS_RSTN_OUT管腳RSTN管腳直以通WDG_RSTN管腳產(chǎn)生低電平，因WDG_RSTN管腳連接到系統(tǒng)復(fù)位2WDG_RSTN管腳為OD輸出，必須外置上拉電阻，并且WDG_RSTN引腳不能RSTN引腳直連復(fù)位和Watchdog典型設(shè)計(jì)電路如WDG_RSTN管腳為OD輸出，必須外置上拉電阻，并且WDG_RSTN引腳不能RSTN引腳直連復(fù)位和Watchdog典型設(shè)計(jì)電路如1-3所示圖1-3復(fù)位Watchdog典型設(shè)計(jì)電1.1.3JTAGDebug器。JTAGDebug接口信號描述如表1-1所示。芯片外部上拉電阻、芯片外部下拉電阻的阻值請參見1-43信號信號JTAG時鐘輸入，芯片內(nèi)部下拉。要求單板下拉JTAG數(shù)據(jù)輸入，芯片內(nèi)部上拉。要求單板上拉JTAG模式選擇輸入，芯片內(nèi)部上拉。要求單板上拉JTAG復(fù)位輸入，芯片內(nèi)部下拉。正常工作要求單板下拉JTAG數(shù)據(jù)輸出。要求單板上拉圖1-4JTAG連接方式及標(biāo)準(zhǔn)連接器管腳定JTAG接Hi3536可以通過TEST_MODE管腳選擇正常和測試兩種工作模圖1-4JTAG連接方式及標(biāo)準(zhǔn)連接器管腳定JTAG接Hi3536可以通過TEST_MODE管腳選擇正常和測試兩種工作模式，正常工作模TEST_MODE管腳可以懸空。模式說明如表1-2所示。AVDD_EFUSE管腳可懸空Hi3536支持從BOOTROM啟動，通過BOOTROM_SEL管腳來配置；BOOTROM啟動時如果與串口通信超時未響應(yīng)，將會轉(zhuǎn)向判BOOT_SEL1和BOOT_SEL0的上下拉電平BOOT_SEL1=0，BOOT_SEL0=0時轉(zhuǎn)向SPINORFlash啟動BOOT_SEL1=0，BOOT_SEL0=1時轉(zhuǎn)向SPINANDFlash啟動；當(dāng)BOOT_SEL1=1，BOOT_SEL0=0時轉(zhuǎn)向從片外NANDFlash啟動；當(dāng)BOOT_SEL1=1，BOOT_SEL0=1時轉(zhuǎn)向從EMMC啟動。4模式說0Hi3536正常工作模1Hi3536處于測試模CPU不會啟動，由主片通過位，從片從DDR加載boot程序。CPU不會啟動，由主片通過位，從片從DDR加載boot程序。Hi3536SPINORFlashSFC_BOOT_MODE來選擇不同的地類型。通過SFC_NAND_BOOT_PIN2來選擇不同的pageSize，通過SFC_NAND_BOOT_PIN[1:0]來選擇Ecc類型。硬件配置信號描述如下1-35I信，下載boot啟動；ISPINorflash時0：3Bytemode；1：4Bytemode0:11:4boot0IN[1:0]ISPInandflashECC01:4bitecc8bit/1024Byte糾錯611:24bitecc(24bit/1024Byte糾錯)I0I0：禁用1JTAG0611:24bitecc(24bit/1024Byte糾錯)I0I0：禁用1JTAG0I0I00：4PortSATA_RXM0被設(shè)置成SATAPORT3；01：3PortSATAPCIeX1_RXM0被設(shè)置成PCIeX1Lane0；11：2PortSATAPCIeX2_RXM0被設(shè)置成PCIeX1Lane0；IPCIePHY0I0I1Hi3536芯片電源設(shè)計(jì)參數(shù)請參見《Hi3536H.265解碼處理器用戶指南》2.7節(jié)電性能Hi3536芯片電源設(shè)計(jì)參數(shù)請參見《Hi3536H.265解碼處理器用戶指南》2.7節(jié)電性能DVDD_CORE自動配置。DVDD_CORE的設(shè)計(jì)，要求選擇至少6A供電能力的DC-DC。DVDD_CPU配置。DVDD_CPU的設(shè)計(jì)，要求選擇至少6A供電能力的DC-DC。DVDD33VDDIO_DDR電源上電順序如1-57IPOR_BYPASS0POR_IP_SEL0RSTNPOR_BYPASS11POR0POR1同時03.3V1000R@100M，具體電路設(shè)計(jì)請參考Hi3536DMEB1原理圖。3.3V1000R@100M，具體電路設(shè)計(jì)請參考Hi3536DMEB1原理圖。1.1.6SVBHi3536PWM波形輸PWM_SVB0/1，經(jīng)RC濾波后，加到DC-DC的PWMDC-DC的輸出電壓，如1-6所示。8`SVB電路設(shè)計(jì)起來非常簡單，將HI3536PWM管腳通過若干電阻和電容連接至電源和CPU電源DC/DCFB管腳即可。但是有幾點(diǎn)注意事項(xiàng)如下SVBPWM引腳在上電時默認(rèn)輸出狀態(tài)為低電平（0VSVB電路設(shè)計(jì)起來非常簡單，將HI3536PWM管腳通過若干電阻和電容連接至電源和CPU電源DC/DCFB管腳即可。但是有幾點(diǎn)注意事項(xiàng)如下SVBPWM引腳在上電時默認(rèn)輸出狀態(tài)為低電平（0V；PWM_SVB0用來調(diào)CPU電壓，PWM_SVB1用來調(diào)CORE電壓高的話，會影響PWM的調(diào)節(jié)步長（即精度推薦頻率為60~300kHz；動態(tài)調(diào)壓的響應(yīng)時間（調(diào)壓速度快慢）關(guān)鍵參數(shù)取決于R5和C1乘積的大小，調(diào)壓時間約等于2.2R*C。從測試結(jié)果來看RC值選取合適，添SVB電路前后，Vout輸出紋波幾乎不受影響；Hi3536的3.3V電源直流電壓值誤差范圍不要超過對于某些DC-DC器件來說，反饋電阻的大小決定了其環(huán)路穩(wěn)定性，當(dāng)阻值太小所有的電阻精度均要求1%，電容材質(zhì)必須為X5R或X7R何時候不能對這兩個信號做任何操作，否則會導(dǎo)致電源波動系統(tǒng)死機(jī)。1-4列出了市面上常見DCDC外圍SVB電路參數(shù)選型。9表1-4RCDDR3/DDR拓?fù)浔?-4RCDDR3/DDR拓?fù)銱I3536416BITDDRHI353688BITDDR131110101DDRC02DDRC04DDRC12DDRC14DDRC02DDRC04DDRC12DDRC14DDR電源Hi3536DDRC及接口符DDR3SSTL-15電平標(biāo)準(zhǔn)，電源需1.5V/1.35V，參考電壓Vref0.75V/0.675V。必須Hi35361.5V/1.35V電源與DDR顆粒1.5V/1.35VDDR電源Hi3536DDRC及接口符DDR3SSTL-15電平標(biāo)準(zhǔn)，電源需1.5V/1.35V，參考電壓Vref0.75V/0.675V。必須Hi35361.5V/1.35V電源與DDR顆粒1.5V/1.35V腳和參考電源管腳旁邊10.1uF的去耦電容，VREFDQVREFCA需要分開單獨(dú)供電。AVDD_DDRPLL管腳要求連接3V3電源，用1000R@100磁珠隔離。DDR3電源分壓網(wǎng)絡(luò)參考設(shè)計(jì)如圖1-7所示圖1-7DDR3電源分壓網(wǎng)絡(luò)參考設(shè)計(jì)DDRC02顆DDRC04顆DDRC12顆DDRC14顆HI3536DDR的匹配方式分以下三種情況說明HI3536416bitDDR，沒VTT上拉HI3536DDR的匹配方式分以下三種情況說明HI3536416bitDDR，沒VTT上拉詳情見DMEB1的PCB；匹配方式示意圖如圖1-8所示。圖1-8CLK的匹配方式示意式示意圖如圖1-9所示。圖1-9CSODT的匹配方式示意Ω ΩΩ ΩDDRVTT上拉的時候，DDR_CLK_PDDR_CLK_N信號的末端不需要跨接電阻，CSODTDDRVTT芯片來DDR_A[15:0]、DDR_BA[2:0]51Ω電阻到VTTVTT電源通道中需放置大量電容，具體位置及電容數(shù)量參見DMEB2原理圖和PCB。DDR顆粒外部電阻選1.2.2RTC內(nèi)置RTC在固定分頻模式，計(jì)時精度主要取決于外置晶體，請綜合考慮晶體頻率誤及將數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換之后輸出到外部設(shè)備。UART的主要功能是和外部芯片的UART進(jìn)行對接，從而實(shí)現(xiàn)兩芯片間的通信。調(diào)試A17和A7的：UART2：2線UART，可用于調(diào)試、報(bào)警。USB2.0USB2.0電路設(shè)計(jì)建USB2.0電路設(shè)計(jì)建USB3.0USB3.0電路設(shè)計(jì)建度為1%的電阻并聯(lián)得到。1.2.6GMAC圖1-10Hi3536RGMII模式下的信號連圖1-10Hi3536RGMII模式下的信號連圖1-11Hi3536MII模式下的信號連圖1-12Hi3536RMII模式下的信號連圖1-11Hi3536MII模式下的信號連圖1-12Hi3536RMII模式下的信號連TL8211ETL8211E?Hi3536SPIFLASHSPINORFLASHSPINANDFLASH。NANDSPIFLASH啟動，那么主芯片的復(fù)位信號釋放之后，主芯片默認(rèn)從SFC_CS1N管腳（T30）控制的flash中讀取boot。這種情況下，請將存放boot的flashCS管腳連接至SPIFLASHSFC_CS1N管腳上。NANDFLASH啟動，那么主芯片的復(fù)位信號釋放之后，主芯片默認(rèn)從NF_CSN0管腳（引腳號R29）控制的flash中讀取boot。這種情況下，請將存放bootflashCSNANDFLASHNF_CSN0管腳上。HI3536NANDFLASHNANDFLASH可自動適配，無需外信號處SPIFlash值為4.7kΩ；SFC_HOLD和SFC_CSN需要上拉，上拉電阻阻值為4.7kΩ。NANDFlashNANDFlash1.2.8EMMC詳細(xì)設(shè)計(jì)見HI3536DMEB原理圖；EMMC連接示意圖如圖1-13所示。EMMCIO3.3V1.8VHI35361.2.9SATAHi3536可提供最4SATA3.0接口，其SATA2，SATA3PICE復(fù)用質(zhì)要求必須為X7R。詳細(xì)的原理圖設(shè)計(jì)請參考Hi3536DMEB1原理圖設(shè)計(jì)1.2.9SATAHi3536可提供最4SATA3.0接口，其SATA2，SATA3PICE復(fù)用質(zhì)要求必須為X7R。詳細(xì)的原理圖設(shè)計(jì)請參考Hi3536DMEB1原理圖設(shè)計(jì)4PortSATA成SATAPORT3；成SATAPORT2。3PortSATAPCIeX1成PCIeX1Lane0；成SATAPORT2。2PortSATAPCIeX2成PCIeX1Lane0；成PCIeLane1。MODE0:4SATAMODE0:4SATA1.2.10PCIeX2也可以用作一個PCIeX1，復(fù)用關(guān)系見表1-8，主從模式可配。Tx100nfACPCIePCIe插槽與金手指時，注意，TxRx信號在插槽與金手指上的連接，詳細(xì)見Hi3536DMEB2板原理圖。調(diào)整。為了PCB走線不交叉，建議將主片的lan0和從片的lan1對接。Tx100nfACPCIePCIe插槽與金手指時，注意，TxRx信號在插槽與金手指上的連接，詳細(xì)見Hi3536DMEB2板原理圖。調(diào)整。為了PCB走線不交叉，建議將主片的lan0和從片的lan1對接。I2SMCLK2I2S合并成一組輸入輸出做對講應(yīng)用時，請?zhí)貏e注意主模式和從模式不同的連接方式，如圖1-16和圖1-17所示。??從模Audio??從模AudioAC0_MICL、AC0_MICR、AC0_LINEOUT_LAC0_LINEOUT_R、AC0_LINEOUT_P、AC0_LINEOUT_NAC0_LINEOUT_P、如：PC），則無需偏置。Hi3536BIASAC0_MICBIAS0和AC0_MICBIAS0AC0_MICBIAS1在近芯片側(cè)需要接4.7UF電容對地。端串聯(lián)10uF的隔直電容。差分輸出管腳AC0_LINEOUT_P、AC0_LINEOUT_N的外圍分別增加音頻放大器以及濾波電路，詳細(xì)請參考Hi3536DMEB1板原理圖。面需增加1uf和100nf的陶瓷電容并聯(lián)濾波；離并在芯片管腳端有1uf的濾波電容；1.2.13VI接口與SDIO2.0、NANDFLASH接口復(fù)用。1.2.14VO16bit模式時，VOU1120_DATA0、VOU1120_DATA1、I2S音頻接口。VOHi3536DMEB1Hi3536提供一路Hi3536提供一路CVBS輸出，一路VGA輸出CVBS_OUT管腳在設(shè)計(jì)上需要外接75?精度為1%的電阻到外置參考電阻VDAC_REXT需要對接一個12KΩ1%的電阻GNDCVBSVGA的輸出接口設(shè)計(jì)請參考Hi3536DMEB1原理圖CVBSVGA接口需要做好ESD和浪涌保護(hù)Hi3536支持CVBS自動檢測功能，在不連接CVBS顯示器時，芯片自動關(guān)閉VDAC模塊，達(dá)到降低功耗的目的。如果產(chǎn)品應(yīng)用中需要使用此功能，在硬件上薦使用Videobuffer。特殊管腳說5V耐壓管腳如1-9--AVDD33AVDD33AVDDAVDDAVDD33AVDD33AVDDAVDDAVSS_AC0等。AVDD33_AC0保持供電AVSS_AC0等。AVDD33_AC0保持供電;TEST2PCB設(shè)計(jì)建2.1Fanout2PCB設(shè)計(jì)建2.1Fanout腳間距0.8mm。具體的芯片尺寸和封裝請參見《Hi3536H.265解碼處理器用戶指南》第2章硬件。4PCB第2層：地平面層；2Hi3536Pin腳排布如2-1腳以及地管腳，中間管腳的排布如圖2-2所示。Core電源GND層的回流通道和電源層的過流能力，需要特別注意外圈管腳Fanout方式和打過孔的位置，保證GND層和電源層不會被過孔打碎。如2-3GND層，圖2-4為POWER層。圖2-3GND圖2-3GND圖2-4POWERHi35363.3V、1.5V、圖2-4POWERHi35363.3V、1.5V、DVDD_COREDVDD_CPU都盡可能通過較為完整的電源平面層供電，務(wù)必保證DVDD_CORE的電源銅皮寬度達(dá)到6A的過流能力，DVDD_CPU6ACoreCore質(zhì)推薦X7R材質(zhì)，具體請參考Hi3536DMEB原理圖，如2-5所示。電源設(shè)計(jì)如圖2-6所示。2.2.2CPU2.2.2CPUX7RHi3536DMEB原理圖，如2-7電源設(shè)計(jì)如圖2-8所示。2.2.3DDR1V52.2.3DDR1V5Hi3536DMEB原理圖，如2-9電源設(shè)計(jì)如圖2-10所示。圖2-10Hi35361V5電源布線圖2-10Hi35361V5電源布線及電容2.2.4