基于ssh的高速視頻圖像采集系統(tǒng)設(shè)計

基于ssh的高速視頻圖像采集系統(tǒng)設(shè)計

1視頻圖像存儲及傳輸圖像圖形處理系統(tǒng)在軍事、科研、工業(yè)和其他領(lǐng)域的應(yīng)用日益廣泛。在導(dǎo)彈發(fā)射、汽車碰撞試驗中,CMOS高速工業(yè)相機在極短時間內(nèi)對高速運動目標曝光,通過分析目標瞬時姿態(tài)來研究其運動規(guī)律［１］。對于分辨率1280×1024、幀頻500f/s、位寬8bit的視頻圖像,數(shù)據(jù)量每秒鐘達到650MB,視頻數(shù)據(jù)的傳輸及存儲成為工程應(yīng)用中面臨的技術(shù)難題。CameraLink標準基于ChannelLink技術(shù),在傳統(tǒng)LVDS(lowvoltagedifferentialsignaling)傳輸數(shù)據(jù)的基礎(chǔ)上加載了并轉(zhuǎn)串發(fā)送器和串轉(zhuǎn)并接收器,利用SER/DES技術(shù),數(shù)據(jù)傳輸速率可達到4.8Gb/s,能夠有效解決視頻數(shù)據(jù)輸出和采集之間的速度匹配問題［２］。SDRAM芯片具有存儲容量大、傳輸速度快、支持突發(fā)寫等優(yōu)點,采用8片SDRAM芯片并行工作,可實現(xiàn)視頻數(shù)據(jù)的實時緩存。2圖像傳感器和圖像處理高速視頻圖像采集系統(tǒng)由圖像光電轉(zhuǎn)換模塊及圖像處理模塊2部分構(gòu)成。圖1為高速視頻圖像采集系統(tǒng)方框圖,在高幀頻相機中,光信號經(jīng)CMOS圖像傳感器轉(zhuǎn)換為模擬電信號后由A/D轉(zhuǎn)換電路轉(zhuǎn)換成數(shù)字信號。CMOS芯片輸出數(shù)字信號由外圍電路中ChannelLink編碼芯片轉(zhuǎn)換為符合CameraLink標準的模擬LVDS信號［３］。圖像處理模塊由ChannelLink解碼芯片將接收的LVDS信號轉(zhuǎn)換為LVTTL并行數(shù)字信號后輸入至FPGA芯片。FPGA通過寫FIFO將圖像數(shù)據(jù)緩存至SDRAM芯片中。3高速視頻圖像采集系統(tǒng)的電路設(shè)計3.1巖模和巖片機展望CameraLink標準由數(shù)家工業(yè)級相機及采集卡制造商共同制定,該接口具有通用性,標準規(guī)定了引腳分配及相應(yīng)的接插件規(guī)范,能夠確保兼容設(shè)備的接口實現(xiàn)無縫連接。ChannelLink標準規(guī)定圖像數(shù)據(jù)的傳輸采用LVDS技術(shù)。LVDS信號是一種符合差分電平標準的低電壓擺幅傳輸技術(shù),它通過350mA恒流源驅(qū)動器在平衡線對上傳輸約為350mV的低壓差分信號,時鐘頻率可以達到82MHz［４］。外界噪聲以共模方式同時耦合到2條差分信號線上,而接收端只關(guān)心發(fā)送信號和接收信號之間的差值,故噪聲能夠得到有效抑制。由于LVDS電壓擺幅很小,差分線對上的數(shù)據(jù)能以相對較高速率傳輸。LVDS驅(qū)動器和接收器還能實現(xiàn)熱插拔,恒流源驅(qū)動能夠有效避免設(shè)備的損壞。CameraLink標準包含基本配置、中級配置及高級配置3種規(guī)范。根據(jù)高幀頻相機技術(shù)指標要求,設(shè)計采用高級配置,共12路LVDS視頻數(shù)據(jù)通道、4路相機控制信號線CC1、CC2、CC3、CC4以及2路相機串口通信信號［５］。CameraLink接口在82MHz像素時鐘驅(qū)動下,每個時鐘周期傳輸8個像素,單位時間內(nèi)傳輸?shù)臄?shù)據(jù)量大于分辨率1280×1024、幀頻500f/s、位寬8bit高速視頻圖像的數(shù)據(jù)量。如圖2所示,LVDS視頻數(shù)據(jù)信號按照7∶1的比例在驅(qū)動器端占用4路LVDS信號通道并行傳輸,每路LVDS信號在一個時鐘周期內(nèi)串行輸出7位數(shù)據(jù),共28位數(shù)據(jù),其中24位數(shù)據(jù)代表3個位深為8位的像素,另外4位則分別代表幀有效信號(FVAL)、行有效信號(LVAL)、數(shù)據(jù)有效信號(DVAL)及保留信號(Spare)。另外1路LVDS信號通道負責傳輸時鐘信號。將時鐘信號作為移位寄存器的時鐘,可實現(xiàn)數(shù)據(jù)的串并轉(zhuǎn)換［６］。CameraLink視頻數(shù)據(jù)信號端口共有8個,分別為PortA至PortH,每一個獨立端口包括8個并行位。在高級配置模式下,PortA、PortB、PortC被分配到第1個CameraLink驅(qū)動/接收器上,PortD、PortE、PortF被分配到第2個CameraLink驅(qū)動/接收器上,PortG、PortH被分配到第3個CameraLink驅(qū)動/接收器上,每個端口在一個時鐘周期輸出一個像素,因此在該配置模式下,每個時鐘周期輸出8個像素［７］。相機控制信號CC1用于輸入外部同步信號,CC2用于像素重置,CC3為前向信號,CC4未定義。CameraLink標準定義了另外2對LVDS線纜來實現(xiàn)相機與圖像采集模塊之間的異步串行通信控制。2對串行信號分別為SerTRG和SerTC,通信格式符合RS232協(xié)議標準,傳輸?shù)臄?shù)據(jù)格式包括1個起始位、8個數(shù)據(jù)位、2個停止位、無握手和奇偶校驗位。3.2模塊單元及乘法器FPGA控制模塊作為整個數(shù)據(jù)采集卡的核心部分,實現(xiàn)數(shù)據(jù)的采集、存儲及相機的串行配置。芯片選則Altera公司的EP4CGX150DF31,該芯片具有149760個邏輯單元、720個M9K存儲器模塊及360個乘法器。由于CameraLink接口有嚴格的定義,因此視頻圖像采集模塊在幀有效信號和行有效信號的控制下通過像素計數(shù)器X和行計數(shù)器Y的計數(shù)完成有效數(shù)據(jù)的識別,并將8組并行的像素數(shù)據(jù)及時鐘信號轉(zhuǎn)換為串行數(shù)據(jù)緩存至片內(nèi)FIFO。FIFO為先進先出存儲模塊可作為異步時鐘域數(shù)據(jù)傳輸?shù)臉蛄?可通過QuartusII軟件例化得到。如圖3所示,為高速圖像實時采集過程中利用SignalTapII工具捕捉到的像素數(shù)據(jù)。3.3sdram控制器設(shè)計高速視頻圖像采集系統(tǒng)中存儲模塊的數(shù)據(jù)存儲速度必須同圖像采集模塊的數(shù)據(jù)采集速度相匹配［８］。因此,本設(shè)計通過提高數(shù)據(jù)存儲并行度,來彌補單片SDRAM存儲速度方面的不足。選擇8片SDRAM構(gòu)成陣列式存儲單元,每片SDRAM負責存儲一個像素時鐘周期中的一個8位像素。本設(shè)計采用美國ISSI公司生產(chǎn)的IS42S86400B型SDRAM作為存儲介質(zhì),其容量為64MB(64M×8bit),時鐘頻率可選166MHz、143MHz及133MHz。SDRAM正常工作前,需先對其進行初始化。首先穩(wěn)定輸入200μs,然后對所有BANK預(yù)充電,其次對存儲單元進行8個時鐘周期的刷新,最后設(shè)置模式寄存器［９－１０］。如圖4所示為SDRAM控制器,以狀態(tài)機形式實現(xiàn)對SDRAM的讀寫操作。高速圖像數(shù)據(jù)的存儲在SDRAM控制器的控制下,將圖像采集模塊緩存至FIFO中的數(shù)據(jù)寫入SDRAM中。圖5即為SDRAM控制器結(jié)構(gòu)框架,包括命令響應(yīng)模塊、命令解析模塊及數(shù)據(jù)通路模塊。命令響應(yīng)模塊用于響應(yīng)外部讀寫要求,生成狀態(tài)指令。命令解析模塊接收狀態(tài)指令后操作SDRAM芯片［１１］。數(shù)據(jù)通路模塊在讀寫命令的控制下實現(xiàn)數(shù)據(jù)的輸入和輸出。4sdram控制器測試為了測試高速圖像采集系統(tǒng)的性能,依據(jù)總體設(shè)計制作了采集、記錄及顯示電路,編寫Verilog代碼生成時序控制邏輯。圖像采集系統(tǒng)在采集過程中通過數(shù)碼管顯示采集圖像幀數(shù),同時將采集到的圖像進行抽幀處理緩存至SDRAM中并借助VGA接口完成圖像的實時顯示。為了方便軟件調(diào)試及縮短開發(fā)時間,借助第三方軟件ModelSim進行系統(tǒng)仿真,使用SignalTapII觀察FPGA芯片內(nèi)部節(jié)點信號,其中SDRAM控制器測試結(jié)果如圖6所示,滿足設(shè)計要求且能夠?qū)崿F(xiàn)圖像存儲功能。在滿足技術(shù)指標的前提下,對靜態(tài)目標進行實時采集與顯示,圖7即為圖像的VGA液晶屏顯示效果,結(jié)果表明圖像采集系統(tǒng)能夠完成對分辨率1280×1024、幀頻500f/s、位寬8bit高速視頻圖像的采集及存儲。5視頻采集及sdram存儲本文設(shè)計的基于CameraLink接口的高速圖像采集系統(tǒng)為高速圖像數(shù)據(jù)的傳輸及存儲提供了一種有效解決辦法。采用Verilog語言編寫時序代碼,在FPGA芯片內(nèi)部生成邏輯控制電路,實現(xiàn)了圖像采集及SDRAM存儲器的讀寫控制,代碼具有良好的通用性和可移植性。實驗表明,圖像采集系統(tǒng)能夠完成對分辨率1280×1024、幀頻500f/s、位寬8bit高速視頻圖像的采集及存儲。相比傳統(tǒng)相機,該采集系統(tǒng)以8片