CPLD與電子CAD報告書

EDA實驗室PAGE4LaboratoryofElectronicDesignAutomation，CollegeofElectricalEngineering&NEWEnergy，ChinaThreeGorgesUniversityCPLD與電子CAD報告班號：序號：學(xué)號:姓名：同組同學(xué)姓名：三峽大學(xué)電氣與新能源學(xué)院《CPLD及電子CAD》EDA介紹EDA技術(shù)就是以計算機為工具，設(shè)計者在EDA軟件（MAX+plusII或QuartusII）平臺上，用硬件描述語言VHDL或相關(guān)類似編程語言完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計的效率和可操作性，減輕了設(shè)計者的勞動強度。第一章VHDL中的并行語句、進(jìn)程VHDL語言（1）VHDL語言介紹：VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機高級語言。（2）VHDL語言的基本知識：(a)實體,構(gòu)造體Entity(實體)用來說明模型的外部輸入輸出特征;Architecture(構(gòu)造體)用來定義模型的內(nèi)容和功能。每一個構(gòu)造體必須有一個實體與它相對應(yīng)，所以兩者一般成對出現(xiàn)(b)順序語句和并行語句順序語句只能出現(xiàn)在進(jìn)程(Process)和子程序中,其中子程序包括函數(shù)(Function)和過程(Procedure).順序語句種類有：進(jìn)程語句，賦值語句，流程控制語句，等待語句，子程序調(diào)用語句，返回語句，空操作語句。（具體例子見后面設(shè)計的系統(tǒng)示例中）。并行語句是VHDL區(qū)別于傳統(tǒng)軟件描述語言最顯著的一個方面.各種并行語句在結(jié)構(gòu)體中是同時并發(fā)執(zhí)行的,也就是說,只要某個信號發(fā)生變化,都會引起相應(yīng)語句被執(zhí)行而產(chǎn)生相應(yīng)的輸出,其執(zhí)行順序與書寫順序沒有任何關(guān)系。但在一個結(jié)構(gòu)體內(nèi),各進(jìn)程外部的語句是并發(fā)執(zhí)行的,它們之間可以通過信號進(jìn)行通信,而每個進(jìn)程內(nèi)部的語句是順序執(zhí)行的。（相關(guān)例子也在后面列的設(shè)計例子中有）在實際編程時,應(yīng)將并行語句和順序語句靈活運用才符合VHDL的設(shè)計要求和硬件特點。（c）進(jìn)程兩種進(jìn)程設(shè)計方式：****************************************************************************【進(jìn)程標(biāo)號：】process【（敏感參數(shù)列表）】[is][進(jìn)程申明部分；]begin順序語句endprocess****************************************************************************【進(jìn)程標(biāo)號：】process[is][進(jìn)程申明部分；]beginwait語句；順序語句endprocess舉例說明（程序及仿真截圖）：第二章信號、變量、順序語句1、信號與變量的區(qū)別見下面圖表：2、順序語句IF_THEN_ELSE語句只能在進(jìn)程內(nèi)使用，至少應(yīng)有一個條件句，條件句必須由布爾表達(dá)式構(gòu)成。語句形式：IF條件句Then順序語句ELSIF條件句Then順序語句ELSE順序語句ENDIFCASE_WHEN語句表達(dá)式可以是一個整數(shù)類型或枚舉類型的值，也可以是由這些數(shù)據(jù)類型的值構(gòu)成的數(shù)組，條件句中的選擇值必在表達(dá)式的取值范圍內(nèi)。除非所有條件句中的選擇值能完整覆蓋CASE語句中表達(dá)式的取值，否則最末一個條件句中的選擇必須用“OTHERS”表示。CASE語句執(zhí)行中必須選中，且只能選中所列條件語句中的一條。LOOP語句舉例說明（程序及仿真截圖）：3、進(jìn)程語句進(jìn)程語句是VHDL中最重要的語句，具有并行和順序行為的雙重性。進(jìn)程和進(jìn)程語句之間是并行關(guān)系，進(jìn)程內(nèi)部是一組連續(xù)執(zhí)行的順序語句，進(jìn)程語句與構(gòu)造體中的其余部分進(jìn)行信息交流是靠信號完成的。基本格式：

[進(jìn)程標(biāo)號：]PROCESS[（信號敏感表）]IS

〈說明區(qū)〉

BEGIN

〈順序語句〉

ENDPROCESS[進(jìn)程標(biāo)號]；進(jìn)程語句舉例說明（程序及仿真截圖）：信號敏感表進(jìn)程賴以啟動的是敏感表。對于表中列出的任何信號的改變，都將啟動進(jìn)程，執(zhí)行進(jìn)程內(nèi)相應(yīng)順序語句。一些VHDL綜合器，綜合后，對應(yīng)進(jìn)程的硬件系統(tǒng)對進(jìn)程中的所有輸入的信號都是敏感的，為了使軟件仿真與綜合后的硬件仿真對應(yīng)起來，應(yīng)當(dāng)將進(jìn)程中的所有輸人信號都列入敏感表中第三章雙向口、狀態(tài)機雙向口雙口RAM的輸入和輸出是相互獨立的吧，他們的工作是分別由（輸入始能，輸入時鐘，輸入地址）和（輸出始能，輸出時鐘，輸出地址）控制了,只要注意,同時不對一個地址進(jìn)行讀寫操作,就應(yīng)該不會出問題。以下是課堂上雙向口示例程序及仿真截圖：元件例化元件例化即生成在新圖形文件中能被應(yīng)用到的圖形設(shè)計文件。此次試驗主要涉及到具體操作問題。下面就相關(guān)操作予以說明：選擇工具按鈕有效時，在圖形編輯器窗口的空白處單擊鼠標(biāo)左鍵以確定輸入位置，然后選擇EnterSymbol，或雙擊鼠標(biāo)左鍵。將出現(xiàn)一個EnterSymbol對話框，在symbolLibraries框中選擇“..\maxplus2\max2lib\prim”。所有的Altera圖元以列表方式顯示出來，選擇您想輸入的圖元，然后選擇OK（后面數(shù)字時鐘設(shè)計中的圖形文件的制作主要就是用此法，并連線才構(gòu)成一個最終的時鐘系統(tǒng)）狀態(tài)機所謂狀態(tài)機（FSM有限狀態(tài)機），簡單來講，就是給個條件，由這個狀態(tài)跳到下一個，或者保持不變。在此過程中有可能有某些值得輸出。一個最簡單的狀態(tài)機例子：A—》B—》C—》A，每來一個時鐘，狀態(tài)改變一下。(a)狀態(tài)機的優(yōu)勢：1、狀態(tài)機克服了純硬件數(shù)字系統(tǒng)順序方式控制不靈活的缺點。2、由于狀態(tài)機的結(jié)構(gòu)相對簡單，設(shè)計方案相對固定。3、狀態(tài)機容易構(gòu)成性能良好的同步時序邏輯模塊。4、高可靠性。5、在高速運算和控制方面，狀態(tài)機更有其巨大的優(yōu)勢。6、狀態(tài)機的VHDL表述豐富多樣、有其獨到的好處。（后面數(shù)字時鐘設(shè)計中對數(shù)碼管的顯示切換就是用狀態(tài)機的設(shè)計原理完成的）（b）狀態(tài)機結(jié)構(gòu)說明部分說明部分：定義枚舉型數(shù)據(jù)類型，定義狀態(tài)變量。主控時序進(jìn)程:主控時序進(jìn)程主要負(fù)責(zé)狀態(tài)機運轉(zhuǎn)和在時鐘驅(qū)動下負(fù)責(zé)狀態(tài)的轉(zhuǎn)換。：主控組合進(jìn)程:也稱為狀態(tài)譯碼進(jìn)程，其任務(wù)是根據(jù)外部輸入的控制信號，或和當(dāng)前狀態(tài)的狀態(tài)值確定下一狀態(tài)的取向，以及確定相應(yīng)的輸出。輔助進(jìn)程:用于配合狀態(tài)機工作的組合或時序進(jìn)程。第四章數(shù)字鐘綜合設(shè)計多功能數(shù)字鐘的設(shè)計系統(tǒng)總體框圖：時間模塊時間模塊時間clk—1ＨＺ或整點報時蜂鳴器８位數(shù)碼管顯示秒表clk—３MＨＺ秒表模塊定時模塊定時比較和顯示切換８個數(shù)碼管以不同形式不同頻率閃爍３分頻蜂鳴器clk２分頻鬧鐘分段二、系統(tǒng)文件截圖1、各模塊部分介紹（1）、時鐘和調(diào)時調(diào)分部分——２４,６０進(jìn)制計數(shù)（ａ）模塊截圖：（ｂ）程序２４進(jìn)制（20101096-06-07）：６０進(jìn)制（20101096-06-07）：（2）、秒表部分——１００，６０進(jìn)制計數(shù)（ａ）模塊截圖：我們在秒表前面多加了兩位６０進(jìn)制，這樣秒表更實用我們在秒表前面多加了兩位６０進(jìn)制，這樣秒表更實用（ｂ）程序100進(jìn)制（20101096-06-07）：鬧鐘分段模塊：前２０ｓ低沉，中間２０ｓ較清脆急促，最后２０ｓ急促（3）、定時比較和顯示切換——基于狀態(tài)機編程設(shè)計鬧鐘分段模塊：前２０ｓ低沉，中間２０ｓ較清脆急促，最后２０ｓ急促（ａ）模塊截圖：（ｂ）程序定時比較和顯示切換（20101096-06-07）： 通過編寫多功能數(shù)字鐘綜合程序，模塊化組合，下載調(diào)試仿真、總結(jié)調(diào)試中遇到的問題并解決的方法，最后觀察實驗結(jié)果，并提交結(jié)果。第五章Protel原理圖、PCB圖總結(jié)通過對本實驗課的學(xué)習(xí)，感覺對自己比較感興趣和影響比較大的是我們接觸到了一種新的程序語言——VHDL（Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage超高速集成電路硬件描述語言）。VHDL語言是一種用于電路設(shè)計的高級語言，語言形式和描述風(fēng)格與句法是十分類似于一般的計算機高級語言。我們可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計實現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨立的設(shè)計，所以在剛開始就被它吸引住了。相信VHDL必是電子設(shè)計領(lǐng)域的趨勢,自己課外會繼續(xù)全面、深入地學(xué)習(xí)這門語言。在寫程序時會輸錯部分關(guān)鍵字或漏掉一些小的標(biāo)點之類的，導(dǎo)致編譯不通過，需要經(jīng)過反復(fù)查找，所以，覺得在輸程序時就應(yīng)注意細(xì)節(jié)，提高一次正確率，避免一些小錯誤的發(fā)生，