電子技術(shù)第十二章組合邏輯電路

第12章組合邏輯電路第12章組合邏輯電路12.1

集成基本門電路12.2

集成復(fù)合門電路12.4

組合邏輯電路的設(shè)計12.5

編碼器12.3

組合邏輯電路的分析12.6

譯碼器習慣上規(guī)定：高電平低電平正邏輯1

0負邏輯0112.1集成基本門電路或門邏輯符號：真值表：或邏輯表達式：≥1一、或門電路或邏輯：完成或邏輯關(guān)系的電路。邏輯加的運算規(guī)律：★

或門除實現(xiàn)或邏輯關(guān)系外，還可以起控制門的作用。信號輸入端信號控制端當B=0

時，F(xiàn)=A門打開當B=1

時，F(xiàn)=1

門關(guān)閉≥1與門邏輯符號：真值表：二、與門電路與邏輯：完成與邏輯關(guān)系的電路。&與邏輯表達式：邏輯乘的運算規(guī)律：★與門除實現(xiàn)與邏輯關(guān)系外，也可以起控制門的作用。當B=1

時，F(xiàn)=A門打開當B=0

時，F(xiàn)=0

門關(guān)閉信號輸入端信號控制端&A

?0=0A

?1=A

A

?A

=A

非邏輯表達式：三、非門電路非邏輯非邏輯符號：1真值表：邏輯非的運算規(guī)律：12.2集成復(fù)合門電路TTL電路(Transistor-TransistorLogiccircuit)CMOS電路(ComplementoryMosCircuit)CT1000通用系列CT2000高速系列CT3000CT4000低功耗系列CC0000~CC4000邏輯表達式：一、或非門電路邏輯符號：真值表:

≥1邏輯表達式：二、與非門電路邏輯符號：真值表：&三、三態(tài)與非門邏輯符號：&&邏輯功能：【例】試利用與非門來組成非門、與門和或門。&&&&&&非門：與門：或門：公式名稱公式內(nèi)容公式名稱公式內(nèi)容

自等律A+0=AA·1=A

交換律A+B=B+AA

·B=B·A0-1律A+1=1A

·0=0

結(jié)合律A+(B+C)=B+(C+A)=C+(A+B)A·(B

·

C)=B

·(C

·

A)=C

·(A

·

B)

重疊律A+A=AA

·A=A

分配律A+(B·C)=(A+B)·(A+C)A

·(B

+

C)=(A·B)+(A·C)

互補律

吸收律A+(A·B)=AA

·(A

+

B)=A

復(fù)原律

反演律(摩根定律)12.3組合邏輯電路的分析組合邏輯電路(組合電路)：無記憶功能的邏輯部件。&&&&◆

分析步驟：(1)由輸入變量(即A和B)開始，逐級推導(dǎo)出各個門電路的輸出，最好將結(jié)果標明在圖上。&&&&(反演律)(反演律)(分配律)(自等律)(2)利用邏輯代數(shù)對輸出結(jié)果進行變換或化簡。&&&&(3)列出真值表&&&&異或門：A、B相同時，F(xiàn)=0A、B不同時，F(xiàn)=1(4)確定電路的邏輯功能。=1異或門：同或門：A、B相同時，F(xiàn)=1A、B不同時，F(xiàn)=0=1

名稱

邏輯符號

邏輯表達式或門與門非門或非門

與非門表12.3.3常用門電路的邏輯符號和邏輯表達式≥1ABF&ABFF&ABF≥1AB1AFF=A＋BF=A·BF=A

F=

A·

B

F=

A＋B

名稱

邏輯符號

邏輯表達式異或門三態(tài)與非門同或門表12.3.3常用門電路的邏輯符號和邏輯表達式=1ABFF=A

BF=A

B

E=0，F(xiàn)=ZE=1，F(xiàn)=A·BE=0，F(xiàn)=A·BE=1，F(xiàn)=Z

&ABEFEN=1ABF&ABEFEN12.4組合邏輯電路的設(shè)計◆半加器：不考慮從低位來的進位數(shù)。◆全加器：考慮從低位來的進位數(shù)。一、半加器◆

設(shè)計的一般步驟：(1)根據(jù)邏輯功能列出真值表。輸入信號：加數(shù)，被加數(shù)輸出信號：本位的和，向高位的進位數(shù)異或與(3)根據(jù)邏輯表達式畫出邏輯電路。=1&Σ(2)根據(jù)真值表寫出邏輯表達式。二、全加器(1)根據(jù)邏輯功能列出真值表。F=真值為1各行的乘積項的邏輯和F=Ci

=(2)根據(jù)真值表寫出邏輯表達式。=真值為0各行的乘積項的邏輯和F=Ci

=F=Ci

=(3)根據(jù)題意簡化邏輯表達式。F=Ci

=(4)畫出組合邏輯電路。1.要求只使用基本門和異或門電路實現(xiàn)。AiBiF

1&&=1=1CiCi-1ΣΣΣ

≥1COCOF=Ci

=2.要求不超過3個門電路加以實現(xiàn)。四位全加器邏輯圖：ΣΣΣΣ【例】旅客列車分特快、直快和普快，并以此為優(yōu)先通行順序。某站在同一時間只能由一趟列車從火車站開出，即只能給出一個開車信號，試（1）寫出滿足上述要求的開車信號邏輯狀態(tài)表，（2）列出邏輯表達式并化簡，（3）用與非門畫出邏輯電路圖。設(shè)分別用X、Y和Z代表特快、直快和普快列車（車到信號為1），開車信號分別為FA、FB和FC（允許開出為1）。解：X

Y

FA

FB

FC

Z

X

Y

FA

FB

FC

Z

（3）用與非門畫出邏輯電路圖。若要求用最少的門畫出邏輯電路圖。X

Y

FB1&&1FAZFC12.5編碼器控制信息編碼器二進制代碼◆編碼器的分類：一、普通編碼器二進制編碼器、二－十進制編碼器(BCD碼——8421碼)二、優(yōu)先編碼器一、普通編碼器

每次只允許輸入一個控制信息的編碼器。

1.二進制編碼器將輸入信號編成二進制代碼的電路。2n個n位編碼器高低電平信號二進制代碼當n=2時，即為4線-2線編碼器：

四個需要編碼的信號

兩位二進制代碼F1F2A0A1A2A3二進制編碼器0001101

1輸入F1

F2A0A3A1A24線-2線編碼器2.二－十進制編碼器（BCD碼）十進制數(shù)0~9：0000~1001

（8421BCD碼）例如十進制數(shù)357用BCD碼表示為：

001101010111應(yīng)用：鍵控二－十進制編碼器輸入端：十個按鍵A0~A9輸出端：F1~F4357表12.5.2編碼器真值表A0A1A2A3A4A5A6A7A8A9F4F3F2F101111111110000

10111111110001

1101111111001011101111110011111101111101001111101111010111111101110110

11111110110111

1111111101100011111111101001編碼器表達式：F1

=A1

A3

A5

A7

A9F2

=A2

A3

A6

A7

F3

=A4

A5

A6

A7

F4

=A8

A9

編碼器電路A0&

≥1&G4&G1&G3&G21kΩ×10F4F3F1F2+5VSELA4A5A6A7A8A9A3A2A1G5G6當有鍵按下時，S=1

燈亮當所有鍵未按下時，S=0

燈不亮區(qū)分：當所有鍵都未按下時，輸出

0000當A0鍵按下時，輸出0000優(yōu)先權(quán)編碼器真值表

當同時有多個信號輸入時，輸出的是數(shù)碼大的輸入信號對應(yīng)的代碼。二、優(yōu)先權(quán)編碼器A1A2A3A4A5A6A7A8A9F4F3F2F111111111111110111111111110?

011111111101?

?

01111111100??

?

0111111011??

?

?

011111010?

?

?

?

?

01111001?

?

??

?

?

0111000?

?

?

?

??

?

010111?

?

?

?

?

?

?

?

0011012.6譯碼器

將具有特定含義的二進制代碼變換成一定的輸出信號，以表示二進制代碼的原意，這一過程稱為譯碼。實現(xiàn)譯碼功能的組合電路為譯碼器。一、二進制譯碼器n位二進制代碼輸入2n種狀態(tài)2n種輸出◆國產(chǎn)數(shù)字集成電路產(chǎn)品中有：2線－4線、3線－8線、

4線－16線等二進制譯碼器。邏輯表達式：?

?

00011011低電平譯碼

EA1

A2

F1

F2F3

F41011110111101111011110◆n=2的譯碼器：輸入端：A1、A2輸出端：F1、F2、F3、F4使能端：EF4F3F2F1E

1A21

譯碼器電路A11

顯示譯碼器的聯(lián)接圖+UCCabcdefgA4A3A2A1BCD碼輸入顯示譯碼器數(shù)碼顯示器二、顯示譯碼器數(shù)碼顯示器abdefgcfgabedch共陽極共陰極abcdefg＋UCCabcde

fgLED顯示器的兩種接法abdefgcf