電子技術基礎(第二版)第5章

第5章邏輯門與組合邏輯電路5.1基本邏輯門電路5.2組合邏輯電路的分析與設計5.3常用的組合邏輯電路器件

門電路是構成組合邏輯電路的基本單元，學習中注意理解各種基本邏輯門的工作原理和邏輯功能；熟悉組合邏輯電路的幾種描述方法；掌握組合邏輯電路的分析步驟和方法；了解各類常用的中規(guī)模集成邏輯部件的功能、工作原理及應用。

學習目的與要求5.1基本邏輯門電路1.基本邏輯門

最基本的邏輯關系只有三種，就是我們在第4章向大家介紹的與邏輯、或邏輯和非邏輯。能夠實現上述邏輯關系的基本邏輯門相應為與門、或門和非門。

（1）與門

當門電路用二極管、晶體管和電阻等分立元件構成時，稱為分立元件門電路。目前電子工業(yè)的飛速發(fā)展和集成電路的日新月異，分立元件門電路幾乎都被集成門電路所取代。但是，為了更好地理解和掌握基本邏輯門電路的工作原理和邏輯功能，我們仍用分立元件的門電路剖析基本邏輯門的電路組成及邏輯功能。

D1AD2B＋UCCRF“與”門電路

一個“與”門的輸入端至少為兩個，輸出端只有一個。①輸入中只要有一個為低電平0時，該低電平二極管就會迅速導通，輸出F將被鉗位到低電平0；其余為高電平的輸入端，其端子上串接的二極管呈截止態(tài)。②輸入全部為高電平3V時，輸入端上串接的二極管同時導通，輸出F被鉗位在高電平“1”?！芭c”門邏輯電路圖符號F

&AB注意：分析過程中與門電路輸入端上串接的二極管，都是按理想二極管處理的，即導通后管壓降為0V(實際硅管0.7V，鍺管0.3V)。0V3V0.3V反偏截止！3V3V3V（2）“或”門D1AD2B－UCCRF“或”門電路

一個“或”門的輸入端也是至少為兩個，其輸出端只有一個。①輸入中只要有一個為高電平3V時，串接其上的二極管則迅速導通，輸出F將被鉗位到高電平1；其余為低電平的輸入端，其端子上串接的二極管呈截止態(tài)。②輸入全部為低電平0時，輸入端上串接的二極管同時導通，輸出F被鉗位在低電平“0”?！盎颉遍T邏輯電路圖符號F

≥1AB注意：電路中二極管的極性畫法和與門電路的區(qū)別，所有管子都是按照理想二極管處理的。3V0V3V反偏截止！0V0V0.3V（3）“非”門TRC－UBB+UCCRB1RB2AF“非”門電路

輸入變量A為高電平3V時，三極管飽和導通，ICRC≈+UCC，因此輸出F為低電平0.3V；

當輸入變量A為低電平0V時，三極管截止，輸出F≈+UCC，顯然為高電平+UCC。3V0.3V飽和導通0V+UCC截止不通

由圖可看出，一個“非”門的輸入端只有一個，輸出端也只有一個?！胺恰遍T邏輯路圖符號F

1A非符號2.復合門電路

為提高二極管和晶體管的應用范圍，常把與門、或門和非門按照一定形式組合起來，構成各種復合門電路。（1）“與非”門顯然，與非門電路的邏輯功能為：有0出1；全1出0與非門真值表F

&AB

1F一個與門和一個非門構成與非門與門非門F

&AB與非門的邏輯電路圖符號BAF001101011110與非門的邏輯函數式為（2）“或非”門顯然，或非門電路的邏輯功能為：有1出0；全0出1或非門真值表F

≥1AB

1F一個或門和一個非門構成或非門或門非門F

≥1AB或非門的邏輯電路圖符號BAF001100010110或非門的邏輯函數式為：（3）“與或非”門邏輯功能：與門中只要有1個輸出為1，F即為0；兩個與門輸出均為0時，F全為1。F1

& AB兩個與門、一個或門和一個非門構成與或非門與門非門與或非門的邏輯電路圖符號F2

& CD與門或門

&

ABF

≥1

&

CDF3

≥1

1F或非門的邏輯函數式為：（4）“異或”門F

=1AB異或門圖符號F

=1AB

異或門是一個只有兩輸入、一輸出的邏輯門電路。

由異或門真值表可看出，其邏輯功能可描述為：相同出0，相異出1。同或門圖符號

顯然，同或門是異或門的非。其邏輯功能：相同出1，相異出0。異或門真值表BAF000101011110（5）“同或”門同或門真值表BAF001100010111異或門邏輯式同或門邏輯表達式A

☉

B3.集成門電路

把電路中的半導體器件、電阻、電容及導線制作在一塊半導體基片上，并封裝在一個殼體內所構成的完整電路稱為集成電路，簡稱IC。常見的數字集成電路通常為右圖所示雙列直插式集成組件。

集成芯片就象確定了輸入和輸出的“黑盒子”，其核心可能是非常復雜的電路。對使用者而言，只要掌握查閱器件資料的方法，了解其邏輯功能并正確使用即可。集成邏輯門是最基本的數字集成電路，是組成數字邏輯的基礎，學好它，對于掌握數字電子技術極為重要。需要注意的是：幾乎所有集成電路芯片的電源端和“地”端通常并不標在原理圖中，但連線時，電源和地是驅動，必不可少。（1）TTL集成電路

邏輯電路的輸入端和輸出端都采用了半導體晶體管，稱之為Transistor-Transistor-Logic(晶體管-晶體管-邏輯電路)，簡稱為TTL，TTL集成邏輯門是目前應用最廣泛的集成電路。3.6V0.3VR4R3R5R2R1ABC3kΩ+UCC750Ω100Ω300Ω3kΩ5VFT1T2T3T4T5(U0)(Ui)1）TTL與非門輸入級中間級輸出級TTL與非門內部電路組成結構圖R4R3R5R2R1ABC3kΩ+UCC750Ω100Ω300Ω3kΩ5VFT1T2T3T4T5(U0)(Ui)

輸入級由多發(fā)射極晶體管T1和電阻R1組成。所謂多發(fā)射極晶體管，可看作由多個晶體管的集電極和基極分別并接在一起，而發(fā)射極作為邏輯門的輸入端。多個發(fā)射極的發(fā)射結可看作是多個鉗位二極管，其作用是限制輸入端可能出現的負極性干擾脈沖。Tl的引入，不但加快了晶體管T2儲存電荷的消散，提高了TTL與非門的工作速度，而且實現“與”邏輯作用。R4R3R5R2R1ABC3kΩ+UCC750Ω100Ω300Ω3kΩ5VFT1T2T3T4T5(U0)(Ui)

中間級由電阻R2，R3和三極管T2組成。中間級又稱為倒相極，其作用是從T2的集電極和發(fā)射極同時輸出兩個相位相反的信號，作為輸出極里的三極管T3和T5的驅動信號，同時控制輸出級的T4、T5管工作在截然相反的兩個狀態(tài)，以滿足輸出級互補工作的要求。三極管T2還可將前級電流放大以供給T5足夠的基極電流。R4R3R5R2R1ABC3kΩ+UCC750Ω100Ω300Ω3kΩ5VFT1T2T3T4T5(U0)(Ui)

輸出級由晶體管T3、T4和T5，電阻R4和R5組成推拉式的互補輸出電路。T5導通時T4截止，T5截止時T4導通。由于采用了推挽輸出(又稱圖騰輸出)，該電路不僅增強了帶負載能力，還提高了工作速度。工作原理R4R3R5R2R1ABC3kΩ+UCC750Ω100Ω300Ω3kΩ5VFT1T2T3T4T5(U0)(Ui)①輸入端至少有一個為低電平時的工作情況：0.3V3.6V3.6V3.6V0.3V低電平對應的PN結導通，T1的基極電位被固定在0.3+0.7=1V上。1V1.4V5V顯然T1的集電結反偏，導致T2、T5截止。T2截止時的集電極電位：V2C≈UCC=5V深度飽和T2管集電極+5V的電位足以使T3、T4導通并處于深度飽和狀態(tài)。因R2和IB3都很小，均可忽略不計，所以與非門輸出端F點的電位：VF＝UCC－IB3R2－UBE3－UBE4≈5－0－0.7－0.7≈3.6V3.6V實現了有0出1的與非功能②輸入端全部為高電平時的工作情況：R4R3R5R2R1ABC3kΩ+UCC750Ω100Ω300Ω3kΩ5VFT1T2T3T4T5(U0)(Ui)3.6V3.6V3.6V3.6V0.3V由“地”經T2、T5管的發(fā)射結電位升至1.4V，經T1集電結升為2.1V。2.1V1.4V顯然T1處于倒置工作狀態(tài)，此時集電結做為發(fā)射結使用。倒置情況下，T1可向T2基極提供較大電流。深度飽和T2管深度飽和后，其發(fā)射極電流在電阻R3上產生的壓降又為T5管提供足夠的基極電流使T5管飽和導通，從而使與非門輸出F點的電位等于T5管的飽和輸出典型值：F=0.3V0.3V實現了全1出0的與非功能深度飽和②UOL是被測與非門一輸入端接1.8伏、其余輸入端開路、負載接380歐的等效電阻時，輸出端的電壓值。典型值0.3VTTL與非門的外特性和主要參數U0HUILU0LUIHABCDEu0/Vui/V1231234TTL與非門參數的測試要在一定條件下進行，一般要遵守的原則有：不用的輸入端應懸空(懸空端子為高電平“1”)；輸出高電平時不帶負載；輸出低電平時輸出端應接規(guī)定的灌電流負載。TTL與非門外特性TTL與非門主要參數輸出高電平①U0H是被測TTL與非門一個輸入端接地、其余輸入端開路時的輸出端電壓值。典型值3.6V③關門電平UOFF：輸出為0.9UOH時，所對應的輸入電壓稱為關門電平UOFF。典型值為1V④開門電平UON：輸出為0.35V時，所對應的輸入電壓稱為開門電平UON。典型值為1.4V

。其余參數看課本。UON輸出低電平UOFF關門電平開門電平2）集電極開路的TTL與非門(OC門)

去掉普通TTL與非門中的T3、T4管，讓T5管的集電極開路，即構成集電極開路的“與非”門。R5T3T4R4R1ABCR2+5VT1T2R3T5F(U0)(Ui)RC+UCOC門在使用時要外接一個電源UC和一個電阻RCOC門的特點是輸出門T5的集電極開路。R1ABR2+5VT1T2R3T5FRC+UC當OC門輸入全為高時，T2和T5導通飽和，輸出F為低電平0.3V0.3VOC門輸入有一個為低時，T2、T5截止，輸出F為高電平UC

UC

OC門同樣可實現與非功能OC門的邏輯電路圖符號ABF&OC門可實現“線與”邏輯ABF1&CDF2&F“線與”邏輯功能RC＋UC還能實現“與或非”邏輯運算左圖所示即利用OC門使輸出轉換為12V的電路

上述分析可知，OC門具有“線與”功能，并且在線與的過程中實現了輸出對輸入的與或非邏輯運算。OC門還可用于數字系統(tǒng)接口部分的電平轉換。ABF&RC＋12VOC門還可以用來驅動指示燈、繼電器等，如左圖所示電路。ABF&＋UC

三態(tài)門與普通TTL與非門相比，只是多出了一個電阻和兩個二極管。

三態(tài)門控制端EN=1時，二極管D2截止，相當于控制端放棄控制權，此時三態(tài)門相當于一個普通與非門，輸出由輸入端A、B決定。三態(tài)門電路分析

三態(tài)門控制端EN=0(有效態(tài))時，控制端行使控制權，此時T1飽和，其基極電位約為1V，使T2、T5截止，同時D2導通使T3、T4也截止。這時從外往輸入端看進去，電路呈現高阻態(tài)。

由于電路在EN=1時輸出有高、低電平兩種狀態(tài)；在EN=0時輸出為高阻態(tài)，共呈三種狀態(tài)，因此稱為三態(tài)門。D2R5T3T4R4R1ABR2+UCCT1T2R3T5FENRD13）三態(tài)門三態(tài)門真值表BAF011101011110EN1110×高阻態(tài)0×三態(tài)門邏輯圖符號ABE/DFEN&利用三態(tài)門可以實現總線結構總線（BUS）D1&EN……&EN&END2DnE/DnE/D1E/D2L1L2Ln

圖示為三態(tài)門總線結構圖。用一根總線輪流傳送幾個不同的數據或控制信號時，讓連接在總線上的所有三態(tài)門控制端輪流處于高電平，任何時間只能有一個三態(tài)門處工作狀態(tài)，其余三態(tài)門均為高阻狀態(tài)。這樣，總線將輪流接受來自各個三態(tài)門的輸出信號。這種利用總線來傳送數據或信號的方法廣泛應用于計算機技術中。兩種常用的TTL與非門集成電路芯片管腳排列圖(a)74LS00與非門芯片管腳排列圖

電源

1234567

&

&

&

&

1413

12

11

10

9

8

地

&

&

1234567

14

13

12

11

10

9

8

電源

地(b)74LS20與非門芯片管腳排列圖

型號中74是指標準型系列TTL芯片；L指低功耗；S表示肖特基。其中74LS00中包含四個2輸入的與非門；74LS20包括兩個4輸入的與非門。芯片中的電源線和“地”線均為公用。4、具有圖騰結構的幾個TTL與非門輸出端不能并聯；

輸出高電平UOH(3.6V)、輸出低電平

UOL(0.3V)，關門電平UOFF(1V)，開門電電平UON(1.4V)，輸入高電平噪聲容限UNL=UOFF－UIL，輸入低電平電流IIL(1.4mA)，扇出系數NO(NO越大帶負載能力越強)等。4）TTL與非門使用時需注意的事項1、不用的管腳可以懸空，不可以接地；2、不用的管腳可以接高電平，不可以接低電平；5、輸出端接容性負載時，應接大電阻(≥2.7k)限流；3、幾個輸入端引腳可以并聯連接；6、TTL集成電路的電源電壓應滿足±5V要求，輸入信號電平應在0~5V之間。注意TTL與非門的主要參數？7、用45W以下電鉻鐵焊接，最好用中性焊劑，設備應良好接地。試述圖騰結構的TTL與非門和OC門的主要區(qū)別是什么

？

三態(tài)門和普通TTL與非門有什么不同？主要應用在什么場合

？

TTL與非門如有多余輸入端能不能與“地”相接？TTL或非門如有多余輸入端能不能與5V電源相接或懸空？

思考與問題何謂“線與”？哪一種邏輯門能實現“線與”邏輯？

試通過實驗記錄。用內阻為20KΩ/V的萬用表測量74LS00集成芯片中的一個門，在下列各種情況下：（1）其它輸入端懸空；（2）其它輸入端接5V電源；（3）其它輸入端有一個接地；（4）其它輸入端有一個接0.3V。測量門上一個懸空輸入端的電壓，測量值各為多少V？（2）CMOS集成電路1）CMOS反相器工作原理

如果要使電路中的絕緣柵型場效應管形成導電溝道，T1的柵源電壓必須大于開啟電壓的值，T2的柵源電壓必須低于開啟電壓的值，所以，電源電壓UDD必須大于兩管開啟電壓的絕對值之和。①ui＝0V時，T1截止，T2導通。輸出電壓u0＝UDD，高電平；②ui＝UDD時，T1導通，T2截止。輸出電壓u0＝0V，低電平。載管為P溝道增強型MOS管，兩管的漏極接在一起作為電路的輸出端，兩管的柵極接在一起作為電路的輸入端，T1、T2源極與其襯底相連，一個接地，一個接電源。T1工作管為N溝道增強型MOS管，T2負實現了見0出1、見1出0的非門功能！2）CMOS傳輸門和模擬開關工作原理

設高電平為10V，低電平為0V，電源電壓為10V。開啟電壓為3V。①在CP＝“1”時，若輸入電壓為0V~7V，則TN管的柵源電壓不低于3V，因此TN管導通；若輸入電壓為3V~10V，則TP管導通。即在輸入電壓為0V~10V的范圍內，至少有一個管子是導通的，即u0=ui。此時傳輸門相當于接通的模擬開關。②當CP=“0”時，無論輸入電壓ui在0~10V之間如何變化，柵極和源極之間的電壓都無法滿足管子導通溝道產生的條件，因此兩管都截止，輸入信號不能傳輸到輸出端，稱傳輸門關斷。此時相當于模擬開關斷開。傳輸門在數字電路中起開關作用，所以也稱作模擬開關。CMOS門電路的特點及注意事項⑧CMOS電路容易受靜電感應而擊穿，在使用和存放時應注意靜電屏蔽，焊接時電烙鐵應接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應根據需要接地或接高電平。①CMOS電路的工作速度比TTL電路低；②CMOS電路的帶負載能力沒有TTL電路強；④CMOS電路的抗干擾能力強；③CMOS電路的集成度比TTL電路的集成度高；注意⑤CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個μW，中規(guī)模集成電路的功耗也不會超過100μW。⑥CMOS電路的電源電壓允許范圍較大，約在3~18V；⑦CMOS電路適合于特殊環(huán)境下工作；CMOS集成電路雖然出現較晚，但發(fā)展很快，更便于向大規(guī)模集成電路發(fā)展。其主要缺點是工作速度較低。F=ABC是三輸入的與門；G是非門(略)。

TTL門的邏輯高電平約為3.6V；低電平約為0.3V。CMOS門的邏輯高電平約為5~10V,低電平約為0~0.4V.使用時特別要注意CMOS門芯片不用的輸入端不能懸空！其他注意事項可參看課本。TTL門和CMOS門的邏輯高電平和邏輯低電平大約為多少？使用時兩類門各要注意些什么？兩個TTL與非門的輸出端可以直接連接嗎？為什么？三態(tài)門與普通TTL與非門相比有什么不同？三態(tài)門主要應用于什么場合？

普通與非門只有高電平和低電平兩種狀態(tài)，三態(tài)門除了這兩種狀態(tài)還有高阻態(tài)。三態(tài)門主要應用于總線傳送，它可進行單向數據傳送，也可以進行雙向數據傳送。

不能直接相連！因為當輸出端連在一起時，若各門的輸出電平不同，則會有一個很大的電流由輸出為高電平的門流向輸出為低電平的門，從而將門電路燒毀。邏輯函數F=ABC和G=A各為何門？畫出它們的邏輯圖符號和寫出其真值表.思考與問題CMOS傳輸門的主要用途是什么？

CMOS集成電路具有什么特點？和TTL集成電路相比較有哪些不足？

為什么說CMOS集成電路比TTL集成電路的靜態(tài)功耗低？抗干擾能力強？

為什么CMOS門電路閑置的輸入端不允許懸空處理？

檢驗學習結果如將CMOS與非門、或非門和異或門作反相器使用，輸入端應如何連接？

CMOS反相器、CMOS漏極開路的OD門和CMOS三態(tài)門，它們的輸出端可以并聯使用嗎？為什么？

5.2組合邏輯電路的分析與設計1.組合邏輯電路的分析

根據給定的邏輯電路，找出其輸出信號和輸入信號之間的邏輯關系，確定電路邏輯功能的過程叫做組合邏輯電路的分析。組合邏輯電路的一般分析步驟為：①根據已知邏輯電路圖用逐級遞推法寫出對應的邏輯函數表達式；②用公式法或卡諾圖法對已寫出的邏輯函數式進行化簡，得到最簡邏輯表達式；③根據最簡邏輯表達式，列出相應的邏輯電路真值表；④根據真值表找出電路可實現的邏輯功能并加以說明，以理解電路的作用。

已知邏輯圖寫出邏輯式運用邏輯代數化簡或變換列出邏輯真值表指出邏輯功能分析下圖所示組合電路的功能。例FAB&&&&

1

已知邏輯電路圖

2相應邏輯表達式根據邏輯圖寫出相應邏輯式

3化簡邏輯式BAF000101011110

4列出真值表

由真值表可看出：輸入AB相同時，輸出為0；輸入AB相異時，輸出為1。顯然，這是一個異或門電路，具有異或功能。

5指出邏輯功能應用代數法化簡邏輯函數式…應用了反演律…還是應用了反演律…應用了分配律…應用了吸收律，得到最簡形式?；?/p>

2

3

4

5

1

當輸入A、B、C中有2個或2個以上為1時，輸出F就為1，否則輸出F為0。若輸入是裁判，輸出是裁定結果，顯然該電路是一個多數表決器。例分析下圖所示組合電路的功能。應用了反演律寫出邏輯真值表由真值表數據分析例分析下圖所示組合電路的功能。

1

2

3應用了反演律