數(shù)字電子技術(shù)（第五版） 課件 第3章

第3章組合邏輯電路3.1組合邏輯電路的分析方法和設(shè)計(jì)方法3.2編碼器3.3譯碼器3.4數(shù)據(jù)選擇器和數(shù)據(jù)分配器3.5數(shù)字比較器3.6算術(shù)運(yùn)算電路圖3.1是利用74LS148編碼器監(jiān)控8個(gè)房間的防盜報(bào)警編碼電路，若8個(gè)房間任何一個(gè)有異常情況，其傳感器便輸出一個(gè)零電平到編碼器的輸入端，編碼器輸出3位二進(jìn)制代碼到微處理器89C51。圖3.174LS148微處理器報(bào)警編碼電路

3.1組合邏輯電路的分析方法和設(shè)計(jì)方法

3.1.1組合邏輯電路的分析方法

例1分析如圖3.2所示組合邏輯電路的功能。

解（1）寫出邏輯表達(dá)式：圖3.3例2的邏輯電路（2）化簡(jiǎn)：

（3）列真值表:如表3.1所示。

由表3.1可知，當(dāng)輸入A、B、C中1的個(gè)數(shù)小于2時(shí)，輸出Y為1；否則為0。例2分析如圖3.3所示組合邏輯電路的功能。圖3.3例2的邏輯電路

解(1)寫出如下邏輯表達(dá)式:

(2)化簡(jiǎn)：

（３）確定邏輯功能:從邏輯表達(dá)式可以看出，電路具有“異或”功能。3.1.2組合邏輯電路的設(shè)計(jì)方法

例3有三個(gè)班學(xué)生上自習(xí)，大教室能容納兩個(gè)班學(xué)生，小教室能容納一個(gè)班學(xué)生。設(shè)計(jì)兩個(gè)教室是否開燈的邏輯控制電路，要求如下：

(1)一個(gè)班學(xué)生上自習(xí)，開小教室的燈。

(2)兩個(gè)班上自習(xí)，開大教室的燈。

(3)三個(gè)班上自習(xí)，兩教室均開燈。解（１）確定輸入、輸出變量的個(gè)數(shù):根據(jù)電路要求，設(shè)輸入變量Ａ、Ｂ、Ｃ分別表示三個(gè)班學(xué)生是否上自習(xí),１

表示上自習(xí),０表示不上自習(xí)；輸出變量Ｙ、Ｇ分別表示大

教室、小教室的燈是否亮,１表示亮,０表示滅。（２）列真值表：如表3.2所示。

（３）化簡(jiǎn):利用卡諾圖化簡(jiǎn),如圖3.4所示可得圖3.4例3的卡諾圖（４）畫邏輯圖:邏輯電路圖如圖3.5(a)所示。若要求用TTL與非門，實(shí)現(xiàn)該設(shè)計(jì)電路的設(shè)計(jì)步驟如下：首先,將化簡(jiǎn)后的與或邏輯表達(dá)式轉(zhuǎn)換為與非形式；然后再畫出如圖３.5(b)所示的邏輯圖；最后，畫出用與非門實(shí)現(xiàn)的組合邏輯電路。圖3.5例3的邏輯圖(a)直接實(shí)現(xiàn)；(b)用與非門實(shí)現(xiàn)

(5)選擇元器件：直接實(shí)現(xiàn)電路選用附錄常用數(shù)字集成電路一覽表中的74LS08四-2輸入與門、74LS32四-2輸入或門、74LS86四-2輸入異或門各1個(gè)芯片。選用與非門實(shí)現(xiàn)電路，需要74LS00四-2輸入與非門1片，74LS10三-3輸入與非門2

片、74LS20二-4輸入與非門1片、74LS04反相器1片。

3.2編碼器

3.2.1編碼器

1.二進(jìn)制編碼器

任何時(shí)刻只能對(duì)其中一個(gè)輸入信息進(jìn)行編碼,即輸入的N個(gè)信號(hào)是互相排斥的,它屬于普通編碼器。若編碼器輸入為四個(gè)信號(hào)，輸出為兩位代碼，則稱為4線-2線編碼器（或４/２線編碼器）。常見的編碼器有8線-3線，16線-4線等等。例4設(shè)計(jì)一個(gè)4線-2線的編碼器。

解（１）確定輸入、輸出變量個(gè)數(shù):由題意知輸入為

I0、I1、I2、I3四個(gè)信息，輸出為Y0、Y1，當(dāng)對(duì)Ii編碼時(shí)為1，不編碼為0，并依此按Ii下角標(biāo)的值與Y0、Y1二進(jìn)制代碼的值相對(duì)應(yīng)進(jìn)行編碼。（２）列編碼表：如表3.3所示。

（３）化簡(jiǎn):

Y０＝I１＋I(xiàn)３

Y１＝I２＋I(xiàn)３

（４）畫編碼器電路如圖３.6所示。

(5)選擇元器件：選用一片74LS32四-2輸入或門實(shí)現(xiàn)。

2.非二進(jìn)制編碼器(以二-十進(jìn)制編碼器為例)

二-十進(jìn)制編碼器是指用四位二進(jìn)制代碼表示一位十進(jìn)制數(shù)的編碼電路，也稱１0線-４線編碼器。四位二進(jìn)制代碼共有16種組合狀態(tài)，而0～9共10個(gè)數(shù)字只用其中10個(gè)狀態(tài)，

所以二-十進(jìn)制編碼方案很多。最常見是8421BCD碼編碼器，如圖3.7所示。其中,輸入信號(hào)I0～I(xiàn)9代表0～9共10個(gè)十進(jìn)制信號(hào)，輸出信號(hào)Y0～Y3為相應(yīng)二進(jìn)制代碼。圖3.7二-十進(jìn)制編碼器

由圖3.7可以寫出各輸出邏輯函數(shù)式為:根據(jù)邏輯函數(shù)式列出功能表如表3.4所示。從表3.4可看出，當(dāng)有一個(gè)輸入端信號(hào)為高電平時(shí)，四個(gè)輸出端二進(jìn)制代碼的值為輸入信號(hào)下角標(biāo)的值,這是一個(gè)二-十進(jìn)制編碼器電路。例如,I5有信號(hào)輸入為“1”，而其他輸入均為“0”時(shí)，則輸出編碼為Y3Y2Y1Y0=0101，對(duì)應(yīng)十進(jìn)制數(shù)為5。

3.優(yōu)先編碼器

例5電話室有三種電話，按由高到低優(yōu)先級(jí)排序依次

是火警電話，急救電話，工作電話，要求電話編碼依次為00、01、10。試設(shè)計(jì)電話編碼控制電路。解

（１）根據(jù)題意知，同一時(shí)間電話室只能處理一部電話，假如用A、B、C分別代表火警、急救、工作三種電話，設(shè)電話鈴響用1表示，鈴沒響用0表示。當(dāng)優(yōu)先級(jí)別高

的信號(hào)有效時(shí)，低級(jí)別的則不起作用，這時(shí)用×表示；用

Y1,Y2表示輸出編碼。（２）列真值表:真值表如表３.5所示。

（３）寫邏輯表達(dá)式：

（４）畫優(yōu)先編碼器邏輯圖如圖3.8所示。

(5)選擇元件型號(hào)：選用74LS04六反相器和74LS08四-2輸入與非門各1片來實(shí)現(xiàn)。圖3.8例5的優(yōu)先編碼邏輯圖3.2.2集成編碼器

1.優(yōu)先編碼器74LS148

74LS148是8線-3線優(yōu)先編碼器,如圖3.9所示。圖中,I0～I(xiàn)7為輸入信號(hào)端,S是使能輸入端,Y0～Y2是三個(gè)輸出端,YS和YEX是用于擴(kuò)展功能的輸出端。74LS148的功能如表3.6所示。圖3.974LS148優(yōu)先編碼器（a）符號(hào)圖；(b)管腳圖

2.優(yōu)先編碼器74LS148的擴(kuò)展

用74LS148優(yōu)先編碼器可以多級(jí)連接進(jìn)行擴(kuò)展功能,如用兩塊74LS148可以擴(kuò)展成為一個(gè)16線-4線優(yōu)先編碼器,如圖3.10所示。圖3.1016線-4線優(yōu)先編碼器

3.優(yōu)先編碼器74LS148的應(yīng)用

74LS148編碼器的應(yīng)用是非常廣泛的。例如，常用的計(jì)算機(jī)鍵盤，其內(nèi)部就是一個(gè)字符編碼器。它將鍵盤上的大、小寫英文字母和數(shù)字及符號(hào)還包括一些功能鍵（回車、空格）等編成一系列的七位二進(jìn)制數(shù)碼，送到計(jì)算機(jī)的中央處理單元CPU，然后再進(jìn)行處理、存儲(chǔ)、輸出到顯示器或打印機(jī)上。還可以用74LS148編碼器監(jiān)控爐罐的溫度，若其中任何一個(gè)爐溫超過標(biāo)準(zhǔn)溫度或低于標(biāo)準(zhǔn)溫度，則檢測(cè)傳感器輸出一個(gè)0電平到74LS148編碼器的輸入端，編碼器編碼后輸出三位二進(jìn)制代碼到微處理器進(jìn)行控制。

3.3譯碼器

3.3.1概述

發(fā)光二極管譯碼器，液晶顯示譯碼器;按顯示內(nèi)容分為文字、數(shù)字、符號(hào)譯碼器。

如圖3.11所示為2線-4線譯碼器。圖3.112線-4線譯碼器其中,A、B為兩位輸入二進(jìn)制代碼,Y0～Y3為四個(gè)輸出信號(hào)。其輸出邏輯表達(dá)式為：當(dāng)改變輸入A、B的狀態(tài)，可得出相應(yīng)的結(jié)果，如表

3.7所示。從表中可看出，每一個(gè)輸出對(duì)應(yīng)一種輸入狀態(tài)的

組合，因?yàn)樗袃蓚€(gè)輸入,四個(gè)輸出,故簡(jiǎn)稱2線-4線譯碼器

(或2/4線譯碼器)。3.3.2集成譯碼器

1.二進(jìn)制譯碼器（變量譯碼器）

變量譯碼器種類很多。常用的有：TTL系列中的54/74H138、54/74LS138；CMOS系列中的54/74HC138、54/74HCT138等。圖3.12所示為74LS138的符號(hào)圖和管腳

圖，其邏輯功能表如表3.8所示。圖3.1274LS138的符號(hào)圖和管腳圖(a)符號(hào)圖;(b)管腳圖

2.非二進(jìn)制譯碼器

非二進(jìn)制譯碼器種類很多,其中二-十進(jìn)制譯碼器應(yīng)用較

廣泛。二-十進(jìn)制譯碼器常用型號(hào)有:TTL系列的54/7442、54/74LS42和CMOS系列中的54/74HC42、54/74HCT42等。圖3.13所示為74LS42的符號(hào)圖和管腳圖。該譯碼器有A0～A3四個(gè)輸入端,Y0～Y9共10個(gè)輸出端,簡(jiǎn)稱4線-10線譯碼器。74LS42的邏輯功能表如表3.9所示。圖3.1374LS42二-十進(jìn)制譯碼器(a)符號(hào)圖;（b）管腳圖

3.顯示譯碼器

1)顯示器件

數(shù)碼顯示器按顯示方式有分段式、字形重疊式、點(diǎn)陣式。其中，七段顯示器應(yīng)用最普遍。圖3.14(a)所示的半導(dǎo)體發(fā)光二極管顯示器是數(shù)字電路中使用最多的顯示器，它有共陽極和共陰極兩種接法。共陽極接法(圖3.14(c))是各發(fā)光二極管陽極相接，對(duì)應(yīng)極接低電平時(shí)亮。圖3.14(b)所示為發(fā)光二極管的共陰極接法，共陰極接法

是各發(fā)光二極管的陰極相接，對(duì)應(yīng)極接高電平時(shí)亮。因此，利用不同發(fā)光段組合能顯示出0～9共10個(gè)數(shù)字，如圖3.15所示。為了使數(shù)碼管能將數(shù)碼所代表的數(shù)顯示出來，必須將數(shù)碼經(jīng)譯碼器譯出；然后，經(jīng)驅(qū)動(dòng)器點(diǎn)亮對(duì)應(yīng)的段,即對(duì)應(yīng)于一組數(shù)碼譯碼器應(yīng)有確定的幾個(gè)輸出端有信號(hào)輸出。圖3.14半導(dǎo)體顯示器（a）管腳排列圖;(b)共陰極接線圖;(c)共陽級(jí)接線圖圖3.15七段數(shù)字顯示器發(fā)光段組合圖

2）集成電路74LS48

如圖3.16為顯示譯碼器74LS48的管腳排列圖，表3.10所

示為74LS48的邏輯功能表，它有三個(gè)輔助控制端LT、IBR、IB/YBR。圖3.1674LS48的管腳排列圖(a)符號(hào)圖；(b)管腳圖3.3.3譯碼器的應(yīng)用

1.實(shí)現(xiàn)邏輯函數(shù)

例6用一個(gè)3線-8線譯碼器實(shí)現(xiàn)函數(shù)

解如表3.8所示，當(dāng)E1接+5V，E2A和E2B接地時(shí)，得

到對(duì)應(yīng)各輸入端的輸出Y：若將輸入變量A、B、C分別代替A2、A1、A0,則可得到函數(shù)Y

可見，用3線-8線譯碼器再加一個(gè)與非門就可實(shí)現(xiàn)函數(shù)Y，其邏輯圖如圖3.17所示。圖3.17例6的邏輯圖例7用兩片74LS138實(shí)現(xiàn)一個(gè)4線-16線譯碼器。

解利用譯碼器的使能端作為高位輸入端A3，如圖3.18

所示。由表3.8可知，當(dāng)A3=0時(shí),低位片74LS138工作，對(duì)

輸入A2、A1、A0進(jìn)行譯碼，還原出Y0～Y7,則高位禁止工作；當(dāng)A3=1時(shí)，高位片74LS138工作，還原出Y8～Y15，而低位片禁止工作。圖3.18例7的連接圖

3.4數(shù)據(jù)選擇器和數(shù)據(jù)分配器

3.4.1數(shù)據(jù)選擇器

數(shù)據(jù)選擇器按要求從多路輸入選擇一路輸出，根據(jù)輸入端的個(gè)數(shù)分為四選一、八選一等等。其功能相當(dāng)于如圖3.19所示的單刀多擲開關(guān)。圖3.19數(shù)據(jù)選擇器示意圖如圖3.20所示是四選一選擇器的邏輯圖和符號(hào)圖。其

中,A1、A0為控制數(shù)據(jù)準(zhǔn)確傳送的地址輸入信號(hào),D0～D3

為

供選擇的電路并行輸入信號(hào),E為選通端或使能端，低電平

有效。當(dāng)E=1時(shí)，選擇器不工作，禁止數(shù)據(jù)輸入。圖3.20四選一數(shù)據(jù)選擇器(a)邏輯圖;(b)符號(hào)圖由圖3.20可寫出四選一數(shù)據(jù)選擇器輸出邏輯表達(dá)式

由邏輯表達(dá)式可列出功能表如表3.11所示。

1.集成數(shù)據(jù)選擇器電路

74LS151是一種典型的集成電路數(shù)據(jù)選擇器。如圖3.21所示是74LS151的管腳排列圖。它有三個(gè)地址端A2A1A0?？蛇x擇D0～D7八個(gè)數(shù)據(jù)，具有兩個(gè)互補(bǔ)輸出端W和Ｗ。其功能如表3.12所示。圖3.2174LS151數(shù)據(jù)選擇器（a）符號(hào)圖;(b)管腳圖

2.數(shù)據(jù)選擇器的擴(kuò)展

例8用兩片74LS151連接成一個(gè)十六選一的數(shù)據(jù)選擇器。解十六選一的數(shù)據(jù)選擇器的地址輸入端有四位，最高位A3的輸入可以由兩片八選一數(shù)據(jù)選擇器的使能端接非門來

實(shí)現(xiàn)，低三位地址輸入端由兩片74LS151的地址輸入端相連

而成，連接圖如圖3.22所示。當(dāng)A3=0時(shí),由表3.12知,低位片74LS151工作,根據(jù)地址控制信號(hào)A3A2A1A0選擇數(shù)據(jù)D0～D7輸出；A3=1時(shí),高位片工作,選擇數(shù)據(jù)D8～D15

進(jìn)行輸出。圖3.22例8的連接圖

3.數(shù)據(jù)選擇器的應(yīng)用

例9試用八選一數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)

解把邏輯函數(shù)變換成最小項(xiàng)表達(dá)式：八選一數(shù)據(jù)選擇器的輸出邏輯函數(shù)表達(dá)式為若將式中A2、A1、A0用A、B、C來代替,D0=D1=D3=D6=1,D2=D4=D5=D7=0，畫出該邏輯函數(shù)的邏輯圖，如圖3.23所示。圖3.23例9的邏輯圖例10用數(shù)據(jù)選擇器實(shí)現(xiàn)一個(gè)路燈的控制電路，要求在三個(gè)不同的地方都能獨(dú)立控制路燈的亮滅。

解(1)確定輸入、輸出狀態(tài)。根據(jù)電路要求，設(shè)輸入變量A、B、C分別表示三個(gè)路燈控制開關(guān)，1表示開關(guān)動(dòng)作，0表示開關(guān)沒有動(dòng)作。輸出變量Y表示路燈，1表示亮，0表示滅。

(2)列真值表。根據(jù)題目要求，三個(gè)地方都可控制路燈的亮滅。燈亮?xí)r任何一個(gè)開關(guān)動(dòng)作可燈滅，燈滅時(shí)任何一個(gè)開關(guān)動(dòng)作燈亮。路燈與開關(guān)之間關(guān)系如表3.13。

(3)寫邏輯表達(dá)式

(4)用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)電路如圖3.24所示。

D1=D2=D4=D7=1

D0=D3=D5=D6=0圖3.24例10的邏輯圖3.4.2數(shù)據(jù)分配器

數(shù)據(jù)分配器是數(shù)據(jù)選擇器的逆過程,即將一路輸入變?yōu)槎嗦份敵龅碾娐贰?shù)據(jù)分配器的示意圖如圖3.25所示。圖3.25數(shù)據(jù)分配器的示意圖根據(jù)輸出的個(gè)數(shù)不同，數(shù)據(jù)分配器可分為四路分配器、八路分配器等。數(shù)據(jù)分配器實(shí)際上是譯碼器的特殊應(yīng)用。圖3.26所示是用74LS138譯碼器作為數(shù)據(jù)分配器的邏輯原理圖，其中譯碼器的E1作為使能端，E2B接低電平,輸入A0～A2作為地址端,E2A作為數(shù)據(jù)輸入，從Y0～Y7分別得到相應(yīng)的輸出。圖3.26用74LS138作為數(shù)據(jù)分配器3.5數(shù)字比較器

3.5.1數(shù)字比較器的定義及功能

設(shè)計(jì)比較兩個(gè)一位二進(jìn)制數(shù)A和B大小的數(shù)字電路，輸

入變量是兩個(gè)比較數(shù)Ａ和Ｂ，輸出變量YA＞B、YA＜B、YA＝B

分別表示A＞B、A＜B和A＝B三種比較結(jié)果，其真值表如表3.14所示。根據(jù)真值表寫出邏輯表達(dá)式：由邏輯表達(dá)式畫出邏輯圖如圖3.27所示。圖3.27一位數(shù)據(jù)比較器3.5.2集成數(shù)字比較器

1.集成數(shù)字比較器74LS85

集成數(shù)字比較器74LS85是四位數(shù)字比較器，其管腳排列圖如圖3.28所示。A、B為數(shù)據(jù)輸入端；它有三個(gè)級(jí)聯(lián)輸入端：IA＜B、IA＞B、IA＝B，表示低四位比較的結(jié)果輸入；它有三個(gè)級(jí)聯(lián)輸出端：FA＜B、FA＞B、FA＝B，表示末級(jí)比較結(jié)果的輸出。圖3.2874LS85管腳排列圖其功能表如表3.15所示。從表中可以看出，若比較兩個(gè)四位二進(jìn)制數(shù)A（A3A2A1A0）和B（B3B2B1B0）的大小，從最

高位開始進(jìn)行比較，如果A3>B3，則A一定大于B;反之,若A3<B3，則一定有A小于B；若A3＝B3，則比較次高位A2和

B2,依此類推直到比較到最低位，若各位均相等，則A=B。

2.數(shù)字比較器的擴(kuò)展

74LS85數(shù)字比較器的級(jí)聯(lián)輸入端IA＞B、IA＜B、IA＝B

是為了擴(kuò)大比較器功能設(shè)置的,當(dāng)不需要擴(kuò)大比較位數(shù)時(shí),IA＞B、

IA＜B接低電平,IA＝B接高電平；若需要擴(kuò)大比較器的位數(shù)時(shí),

只要將低位的FA＞B、FA＜B和FA＝B分別接高位相應(yīng)的串接輸入端IA＞B、IA＜B、IA＝B即可。用兩片74LS85組成八位數(shù)字比較器的電路如圖3.2９所示。圖3.29兩片74LS85擴(kuò)展連接圖3.6算術(shù)運(yùn)算電路

3.6.1半加器

設(shè)計(jì)一位二進(jìn)制半加器,輸入變量有兩個(gè)，分別為加數(shù)

A和被加數(shù)B；輸出也有兩個(gè)，分別為和數(shù)S和進(jìn)位C。列真值表如表3.16所示。由真值表寫邏輯表達(dá)式：

畫出邏輯圖如圖3.30所示，它是由異或門和與門組成的，也可以用與非門實(shí)現(xiàn)。圖3.30半加器(a)邏輯圖；(b)邏輯符號(hào)3.6.2全加器

設(shè)計(jì)一個(gè)全加器，其中，Ａi

和Ｂi分別是被加數(shù)和加數(shù)，Ｃi－1為相鄰低位的進(jìn)位，Ｓi為本位的和，Ｃi為本位的進(jìn)位。全加器的真值表如表3.17所示。由真值表寫出邏輯表達(dá)式圖3.31是全加器的邏輯圖和邏輯符號(hào)。在圖3.31(b)的邏

輯符號(hào)中，CI是進(jìn)位輸入端，CO是進(jìn)位輸出端。圖3.31全加器（a）邏輯圖;（b）邏輯符號(hào)3.6.3多位加法器

多位數(shù)相加時(shí)，要考慮進(jìn)位,進(jìn)位的方式有串行進(jìn)位和超前進(jìn)位兩種。可以采用全加器并行相加串行進(jìn)位的方式來完成，圖3.32是一個(gè)四位串行進(jìn)位加法器。由圖可以看出多位加法器是將低位全加器的進(jìn)位輸出CO接到高位的進(jìn)位輸入CI。圖3.32四位串行進(jìn)位加法器3.7組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象

1.產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)的