EDA期末試卷及答案_第1頁(yè)
EDA期末試卷及答案_第2頁(yè)
EDA期末試卷及答案_第3頁(yè)
EDA期末試卷及答案_第4頁(yè)
EDA期末試卷及答案_第5頁(yè)
已閱讀5頁(yè)，還剩15頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

A.clock’EVENTB.clock’EVENTANDclock=’1’C.clock=’0’D.clock’EVENTANDclock=’0’ A.綜合就是把抽象設(shè)計(jì)層次中的一種表示轉(zhuǎn)化成另一種表示的過(guò)程；B.綜合就是將電路的高級(jí)語(yǔ)言轉(zhuǎn)化成低級(jí)的，可和FPGA/CPLD的根本構(gòu)造相映射的網(wǎng)表文件；C.為實(shí)現(xiàn)系統(tǒng)的速度、面積、性能的要求，須要對(duì)綜合加以約束，稱為綜合約束；D.綜合可理解為一種映射過(guò)程，并且這種映射關(guān)系是唯一的，即綜工作原理的描述中，正確的選項(xiàng)是C。A.FPGA全稱為困難可編程邏輯器件；B.FPGA是基于乘積項(xiàng)構(gòu)造的可編程邏輯器件；A.按依次完成；B.比變量更快完成；C.在進(jìn)程的最終完成；包括實(shí)體和構(gòu)造體兩局部，構(gòu)造體描述。BA.器件外部特性；B.器件的內(nèi)部功能；C.器件的綜合約束；21．不完整的IF語(yǔ)句，其綜合結(jié)果可實(shí)現(xiàn)。AA.時(shí)序邏輯電路B.組合邏輯電路優(yōu)化〕，以及提高運(yùn)行速度〔即速度優(yōu)化〕；指出以下哪些方法是面AA.2#1111_1110#USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;P_REG:PROCESS(CLK)P_DIV:PROCESS(FULL)02USEIEEE.STD_LOGIC_1164.A03USEIEEE.STD_LOGIC_UNSIGNED.ALL;在程序中存在兩處錯(cuò)誤，試指出，并說(shuō)明理由：提示：在MAX+PlusII10.2上編譯時(shí)報(bào)出的第一條錯(cuò)誤為：waveformelementmus

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論