數(shù)電實(shí)驗(yàn)報(bào)告5

PAGEPAGE2實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)五自動(dòng)售貨機(jī)的實(shí)現(xiàn)___狀態(tài)機(jī)及其應(yīng)用專業(yè)班級(jí)：自動(dòng)化學(xué)號(hào)：XXXXXXX姓名：XXX學(xué)號(hào)：XXXXXXX姓名：XXX實(shí)驗(yàn)地點(diǎn)：理工樓901實(shí)驗(yàn)時(shí)間：2011/12/30實(shí)驗(yàn)五自動(dòng)售貨機(jī)的實(shí)現(xiàn)___狀態(tài)機(jī)及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、熟悉D觸發(fā)器的結(jié)構(gòu)及工作原理。2、實(shí)現(xiàn)通過畫狀態(tài)圖、真值表、設(shè)計(jì)電路等步驟實(shí)現(xiàn)實(shí)際問題的電路化。二、實(shí)驗(yàn)內(nèi)容完成自動(dòng)售貨機(jī)的設(shè)計(jì)。要求：有兩種硬幣：1元或5角，投入1元5角硬幣輸出貨物，投入2元硬幣輸出貨物并找5角零錢。狀態(tài)定義：S0表示初態(tài)，S1表示投入5角硬幣，S2表示投入1元硬幣，S3表示投入1元5角硬幣，S4表示投入2元硬幣。輸入信號(hào)：state_input(0)表示投入1元硬幣，state_input(1)表示投入5角硬幣。輸入信號(hào)為1表示投入硬幣，輸入信號(hào)為0表示未投入硬幣。輸出信號(hào)：comb_outputs(0)表示輸出貨物，comb_outputs(1)表示找5角零錢。輸出信號(hào)為1表示輸出貨物或找錢，輸出信號(hào)為0表示不輸出貨物或不找錢。根據(jù)設(shè)計(jì)要求分析，可用摩爾型狀態(tài)機(jī)實(shí)現(xiàn)。其狀態(tài)轉(zhuǎn)換圖如圖所示。其中狀態(tài)為S0、S1、S2、S3和S4；輸入為state_input(0,1)；輸出為comb_outputs(0,1)；輸出僅與狀態(tài)有關(guān)，因此將輸出寫在狀態(tài)圈內(nèi)部。注意：注意利用觸發(fā)器的R、S端，在系統(tǒng)上電時(shí)設(shè)置初始狀態(tài)。確保系統(tǒng)能夠自啟動(dòng)。先將時(shí)鐘配置到DE2_70上的KEY0，模擬單脈沖時(shí)的執(zhí)行情況；再將時(shí)鐘配置到系統(tǒng) 50MHZ，觀察系統(tǒng)的運(yùn)行情況。三、實(shí)驗(yàn)儀器及設(shè)備：一、PC機(jī) 二、QuartusⅡ9.0 三、DE2-70四、顯示器四、實(shí)驗(yàn)步驟（1）新建一個(gè)quartusII工程，用以在DE2_70平臺(tái)上實(shí)現(xiàn)所要求的電路。（2）設(shè)計(jì)狀態(tài)機(jī)，基于D觸發(fā)器和門電路，實(shí)現(xiàn)所要求的自動(dòng)售貨的功能。（3）建立一個(gè)BDF文件，實(shí)現(xiàn)所要求的功能。用DE2_70 平臺(tái)上的開關(guān)模擬輸入，數(shù)碼管或LED燈模擬輸出。（4）參照de2_70_pin_assignments.csv中的引腳分配表配置引腳。（5）編譯工程，完成后下載到FPGA中。（6）撥動(dòng)波段開關(guān)并觀察七段數(shù)碼管或LED的顯示，以驗(yàn)證設(shè)計(jì)的功能是否正確。 輸入輸出/次態(tài)現(xiàn)態(tài)S0S1S2S3S40000/S000/S100/S200/S000/S00100/S100/S210/S300/S100/S11000/S210/S311/S400/S200/S2六、實(shí)驗(yàn)思考題（1）有限狀態(tài)機(jī)的設(shè)計(jì)步驟是什么？其中的難點(diǎn)在哪里？ 答：第一步：原始狀態(tài)圖和原始狀態(tài)表的建立。第二步：狀態(tài)化簡。第三步：狀態(tài)分配第四步：做出狀態(tài)轉(zhuǎn)移和激勵(lì)列表。第四步：寫出激勵(lì)方程和輸出方程。第五步：做出邏輯圖。難點(diǎn)是狀態(tài)圖和狀態(tài)表的建立。（2）什么是MOORE型狀態(tài)機(jī)？什么是MEALY型狀態(tài)機(jī)？它們的設(shè)計(jì)過程和工作表現(xiàn)有何不同？ 答：moore狀態(tài)機(jī)其次態(tài)有現(xiàn)態(tài)和輸入共同決定是他們的函數(shù)，其輸出和輸入沒有關(guān)系，有現(xiàn)態(tài)唯一決定，也就是說一個(gè)現(xiàn)態(tài)有一個(gè)唯一的輸出mealy狀態(tài)機(jī)的次態(tài)和moore狀態(tài)機(jī)一樣有現(xiàn)態(tài)和輸入共同決定，但是他的輸出不但與現(xiàn)在有關(guān)還和輸入有關(guān)，輸出有現(xiàn)在和輸入共同決定，是他們的函數(shù)。也就是說一個(gè)現(xiàn)態(tài)根據(jù)不同的輸入會(huì)有不會(huì)的輸出（3）你對(duì)時(shí)序電路是如何理解的？對(duì)時(shí)序電路的設(shè)計(jì)有何見解？ 答：時(shí)序電路，它是由最基本的邏輯門電路加上反饋邏輯回路（輸出到輸入）或器件組合而成的電路，與組合電路最本質(zhì)的區(qū)別在于時(shí)序電路具有記憶功能。時(shí)序電路的特點(diǎn)是：輸出不僅取決于當(dāng)時(shí)的輸入值，而且還與電路過去的狀態(tài)有關(guān)。它類似于含儲(chǔ)能元件的電感或電容的電路，如觸發(fā)器、鎖存器、計(jì)數(shù)器、移位寄存器、儲(chǔ)存器等電路都是時(shí)序電路的典型器件。時(shí)序邏輯電路的狀態(tài)是由存儲(chǔ)電路來記憶和表示的。（4）使用單脈沖和50MHZ頻率工作時(shí)，系統(tǒng)的表現(xiàn)有何不同？ 答：使用單脈沖時(shí)，給一次時(shí)鐘新號(hào)，狀態(tài)改變一次；而使用50MH時(shí)狀態(tài)自動(dòng)改變。（5）你對(duì)層次化、模塊化的設(shè)計(jì)思想有何體會(huì)？ 答：層次化：更加穩(wěn)定，模塊化：便于擴(kuò)展、更新（6）實(shí)驗(yàn)中遇到的主要問題是什么？答：由狀態(tài)圖和真值表進(jìn)行化簡并畫出邏輯電路（7）本次實(shí)驗(yàn)的主要收獲是什么?答：本設(shè)計(jì)，滿足了本次試驗(yàn)設(shè)計(jì)的任務(wù)要求，改變輸入狀態(tài)時(shí)，數(shù)碼管循環(huán)顯示不同字符。通過這次設(shè)計(jì)我們了解并掌握VHDL硬件描述