微機(jī)原理與接口技術(shù)8086處理器

第2章8086/8088處理器本章重點(diǎn)

掌握8086微處理器結(jié)構(gòu)

掌握8086的寄存器結(jié)構(gòu)掌握8086的存儲(chǔ)器組織

了解8086的兩種工作模式

掌握8086的總線周期和時(shí)序的概念

了解主流處理器的結(jié)構(gòu)和特點(diǎn)2.18086CPU內(nèi)部結(jié)構(gòu)

8086和8088是INTEL公司最具代表性的16位微處理器，都是HMOS工藝制造，雙列直插40引腿的芯片主頻DB(內(nèi))DB(外)AB歸類80865MHZ16位16位20位16位處理器80884.77MHZ16位8位20位準(zhǔn)16位處理器取指令1執(zhí)行指令1取指令2……執(zhí)行指令2傳統(tǒng)的處理器取指令和執(zhí)行指令交替進(jìn)行取指令1取指令3取指令2取指令4……為了提高執(zhí)行效率，8086中內(nèi)置了兩個(gè)獨(dú)立的部件，總線接口部件和執(zhí)行部件，在8086中取指令與執(zhí)行指令同時(shí)進(jìn)行。執(zhí)行指令1執(zhí)行指令2執(zhí)行指令3……總線接口部件執(zhí)行部件

8086的內(nèi)部結(jié)構(gòu)

1.總線接口部件總線接口部件負(fù)責(zé)與存儲(chǔ)器、I/O端口傳送數(shù)據(jù)，由下列4部分組成： ①4個(gè)段地址寄存器（CS、DS、ES、SS） ②16位的指令指針寄存器IP ③20位的地址加法器 ④6字節(jié)的指令隊(duì)列緩沖器指令隊(duì)列8086有六字節(jié)的指令隊(duì)列緩沖器，當(dāng)指令隊(duì)列有兩個(gè)空字節(jié)時(shí)，總線接口部件將自動(dòng)取指令到指令隊(duì)列。如果指令隊(duì)列已滿，而且執(zhí)行部件沒有總線請求，則總線接口部件處于空閑狀態(tài)。當(dāng)執(zhí)行部件執(zhí)行轉(zhuǎn)移、子程序調(diào)用，存放在指令隊(duì)列中的預(yù)讀指令作廢。此時(shí)總線接口部件將按照執(zhí)行部件提供的新地址取指令并填充指令隊(duì)列。段地址寄存器CS－代碼段寄存器。存放程序所在段的基址DS－數(shù)據(jù)段寄存器。存放數(shù)據(jù)所在段的基址ES－附加段寄存器。存放輔助數(shù)據(jù)所在段的基址SS－堆棧段寄存器。存放當(dāng)前程序所用堆棧段的基址注意：段寄存器為16位寄存器。代碼段數(shù)據(jù)段擴(kuò)展段堆棧段00000HFFFFFH存儲(chǔ)器的分段管理代碼段代碼段首址偏移量CS值IP值16位指令指針I(yè)P存放下一條要執(zhí)行指令的偏移地址，即段內(nèi)偏移量地址。取順序執(zhí)行的指令時(shí)，每取一條指令，IP的內(nèi)容加1修改，指向下一條指令，當(dāng)執(zhí)行轉(zhuǎn)移指令以及調(diào)用指令時(shí)，將目標(biāo)地址裝入IP。代碼段IP值代碼段首址偏移量物理地址加法器產(chǎn)生20位的物理地址。8086的地址線是20位的，而內(nèi)部寄存器是16位，物理地址加法器將16位的邏輯地址變成20位的物理地址。寄存器16位地址加法器地址總線20位物理地址計(jì)算方法物理地址＝段基址×16+偏移地址將段寄存器（CS、DS、ES、SS）中的內(nèi)容左移4位（二進(jìn)制），然后和偏移地址相加便得到20位的物理地址。例如：CS（代碼段寄存器）的值為FE00H，指令指針寄存器(IP)的值為0200H，該條指令的物理地址為CS的值左移4位為FE000H，再與IP的值相加，得到物理地址為FE200H。例如：CS=E200H，IP=500H物理地址：E2500H例如：CS=48A0H，IP=210H物理地址：48C10H2.執(zhí)行部件

執(zhí)行部件負(fù)責(zé)指令的執(zhí)行，完成算術(shù)運(yùn)算和邏輯運(yùn)算由下列4部分組成：①4個(gè)通用寄存器，即AX、BX、CX、DX；②4個(gè)專用寄存器，即基數(shù)指針寄存器BP(BasePointer）堆棧指針寄存器SP(StackPointer)源變址寄存器SI(SourceIndex)目的變址寄存器DI(DestinationIndex)③標(biāo)志寄存器FR；④

算術(shù)邏輯部件ALU通用寄存器組通用寄存器組包括AX、BX、CX、DX四個(gè)16位的寄存器，用來保存算術(shù)、邏輯運(yùn)算的操作數(shù)、中間結(jié)果或者地址值。AX稱為累加器。它們可以當(dāng)成1個(gè)16位寄存器使用、也可以當(dāng)成兩個(gè)八位寄存器來使用。低八位用L表示，分別是AL、BL、CL、DL；高八位用H表示，分別是AH、BH、CH、DH。專用寄存器組專用寄存器組有SP、BP、SI、DI四個(gè)16位寄存器。SP：堆棧指針，與SS配合使用確定堆棧的物理地址，指示目前堆棧位置。BP：基址指針寄存器，用作指示堆棧中某一個(gè)存儲(chǔ)單元的偏移量，通常與SS配合使用；SI：源變址寄存器，與數(shù)據(jù)段寄存器DS配合使用，確定數(shù)據(jù)段中某個(gè)存儲(chǔ)單元的位置；DI：目的變址寄存器，與擴(kuò)展段寄存器ES配合使用，確定擴(kuò)展段中某個(gè)存儲(chǔ)單元的位置；8086在執(zhí)行程序時(shí)，自動(dòng)選擇代碼段寄存器CS，將CS的內(nèi)容左移四位加上指令指針I(yè)P的內(nèi)容形成指令所在單元的20位物理地址。8086在向內(nèi)存寫讀數(shù)據(jù)過程中，自動(dòng)選擇數(shù)據(jù)段寄存器DS，將其的內(nèi)容左移四位加上偏移地址形成數(shù)據(jù)所在單元的20位物理地址。8086進(jìn)行堆棧操作時(shí)自動(dòng)選擇堆棧段寄存器SS，將SS的內(nèi)容左移四位加上堆棧指示器SP或BP的內(nèi)容形成堆棧20位物理地址。代碼段數(shù)據(jù)段堆棧段CSIPSSSP或BPDSSI,BX每段大小64k標(biāo)志寄存器FR 標(biāo)志寄存器共有16位，其中7位未用，所用的各位含義如下：

1514131211109876543210OFDFIFTFSFZFAFPFCF狀態(tài)標(biāo)志方向標(biāo)志中斷標(biāo)志跟蹤標(biāo)志控制標(biāo)志進(jìn)位標(biāo)志奇偶標(biāo)志半進(jìn)位標(biāo)志零標(biāo)志符號(hào)標(biāo)志溢出標(biāo)志狀態(tài)標(biāo)志有6個(gè)，即SF、ZF、PF、CF、AF和OF

①符號(hào)標(biāo)志SF(SignFlag)

：當(dāng)運(yùn)算結(jié)果的最高位為1時(shí)SF為1，運(yùn)算結(jié)果的最高位為0時(shí)SF為0。②零標(biāo)志ZF(ZeroFlag)

運(yùn)算結(jié)果為零時(shí)ZF為1③奇偶標(biāo)志PF(ParityFlag)

運(yùn)算結(jié)果低8位所含1的個(gè)數(shù)為偶數(shù)個(gè)時(shí)PF為1④進(jìn)位標(biāo)志CF(CarryFlag)

當(dāng)執(zhí)行加法運(yùn)算使最高位產(chǎn)生進(jìn)位或者執(zhí)行減法運(yùn)算使最高位產(chǎn)生借位時(shí)CF為1。指的是字節(jié)運(yùn)算的結(jié)果范圍超出了255，字運(yùn)算的結(jié)果范圍超過了65535。⑤輔助進(jìn)位標(biāo)志AF(AuxiliaryFlag)

當(dāng)執(zhí)行加法或者減法運(yùn)算時(shí)，D3向D4有進(jìn)位或者借位時(shí)AF為1，一般在BCD碼運(yùn)算中作為十進(jìn)制調(diào)整的依據(jù)。

D7D6D5D4D3D2D1D0⑥

溢出標(biāo)志OF(OverflowFlag)

運(yùn)算結(jié)果產(chǎn)生溢出則OF為1。所謂溢出，指的是字節(jié)運(yùn)算的結(jié)果范圍超出了-128～+127，字運(yùn)算的結(jié)果范圍超過了-32768～+32767。計(jì)算機(jī)加法運(yùn)算時(shí)，當(dāng)?shù)臀煌罡呶划a(chǎn)生進(jìn)位，但最高位沒有往前進(jìn)位時(shí)；或者反過來，當(dāng)?shù)臀煌罡呶粵]有產(chǎn)生進(jìn)位，而最高位往前卻有進(jìn)位時(shí)；此時(shí)產(chǎn)生了溢出，使OF為1。計(jì)算機(jī)減法運(yùn)算時(shí)，當(dāng)?shù)臀煌罡呶划a(chǎn)生借位，但最高位沒有往前借位時(shí)；或者反過來，當(dāng)?shù)臀煌罡呶粵]有產(chǎn)生借位，而最高位往前卻有借位時(shí)；此時(shí)產(chǎn)生了溢出，使OF為1。10011001101000110101010000111001+0100010101101010例如：由于運(yùn)算結(jié)果最高位為1，故SF＝1。由于運(yùn)算結(jié)果不為0，故ZF＝0。由于運(yùn)算結(jié)果低8位含有4個(gè)“1”，故PF＝1。由于運(yùn)算結(jié)果最高位沒有進(jìn)位，故CF＝0。由于運(yùn)算結(jié)果D3位向D4位進(jìn)位，故AF＝1。由于運(yùn)算結(jié)果次高位向最高位產(chǎn)生了進(jìn)位，但最高位沒有向前產(chǎn)生進(jìn)位，產(chǎn)生溢出，故OF＝1。控制標(biāo)志有3個(gè)，即

①

方向標(biāo)志DF(DirectionFlag)

用來控制串操作指令的標(biāo)志，DF＝0，則串操作過程中地址遞增，反之，地址遞減。②

中斷允許標(biāo)志IF(InterruptEnableFlag)

如果IF＝0，則CPU不能對(duì)可屏蔽中斷請求作出響應(yīng)，反之，則接受可屏蔽中斷的請求。③

跟蹤標(biāo)志TF(TrapFlag)又稱為單步標(biāo)志

如果TF＝1，則CPU以單步方式運(yùn)行程序。用于程序員調(diào)試程序。8086的總線周期的概念在8086中，總線接口部件通過系統(tǒng)總線對(duì)存儲(chǔ)器或I/O端口進(jìn)行的一次讀/寫過程稱為總線周期。時(shí)鐘周期：時(shí)鐘周期是CPU的基本時(shí)間計(jì)量單位，它由計(jì)算機(jī)的主頻決定。

8086的主頻為5MHZ，則一個(gè)時(shí)鐘周期為200ns80486主頻為100MHZ，則一個(gè)時(shí)鐘周期為10ns總線周期：一個(gè)總線周期由4個(gè)時(shí)鐘周期組成，習(xí)慣上將4個(gè)時(shí)鐘周期稱為4個(gè)T狀態(tài)，即T1狀態(tài)、T2狀態(tài)、T3狀態(tài)、T4狀態(tài)T1狀態(tài)：CPU向多路復(fù)用總線上發(fā)出地址信息并指出所尋址的存儲(chǔ)單元或外設(shè)端口地址。T2狀態(tài)：CPU在多路復(fù)用總線上撤銷地址信號(hào)，使多路復(fù)用總線的低16位置為高阻狀態(tài)，同時(shí)給出對(duì)應(yīng)的控制信號(hào)，為傳輸數(shù)據(jù)作準(zhǔn)備。T3狀態(tài)：多路復(fù)用總線出現(xiàn)CPU讀寫的數(shù)據(jù)信號(hào)。T4狀態(tài)：總線周期結(jié)束。TW等待狀態(tài)：有些情況下，I/O外設(shè)或者存儲(chǔ)器的速度較慢，不能及時(shí)配合處理器傳輸數(shù)據(jù)。這時(shí)外設(shè)或者存儲(chǔ)器會(huì)通過“READY”信號(hào)線在T3狀態(tài)啟動(dòng)前向CPU發(fā)送“數(shù)據(jù)未準(zhǔn)備好”信號(hào)，CPU會(huì)在T3狀態(tài)之后插入一個(gè)或者多個(gè)等待狀態(tài)TW。典型的8086總線周期序列2.38086/8088CPU引線及功能最小模式和最大模式的概念

(1)最小模式: 在系統(tǒng)中只有一個(gè)微處理器

(2)最大模式： 兩個(gè)或多個(gè)微處理器主處理器8086、協(xié)處理器8087（數(shù)值運(yùn)算協(xié)處理器）、8089（輸入/輸出協(xié)處理器）8088引腳圖12345678910111213141516171819204039383736353433323130292827262524232221

GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SS0MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET80888086引腳圖12345678910111213141516171819204039383736353433323130292827262524232221

GND

AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7

MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO

(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET80861.8086引腳信號(hào)和功能最小模式下各引腳信號(hào)：①AD15～AD0

地址/數(shù)據(jù)復(fù)用總線在T1狀態(tài)時(shí)，輸出存儲(chǔ)器或者I/O端口的低16位地址A15～A0，經(jīng)過地址鎖存器送到系統(tǒng)的地址總線；然后通過內(nèi)部的多路開關(guān)將它們轉(zhuǎn)換為數(shù)據(jù)信號(hào)線D15～D0，T3狀態(tài)時(shí)，通過數(shù)據(jù)緩沖器連接數(shù)據(jù)總線用來傳送16位數(shù)據(jù)；直到總線周期結(jié)束。②A19/S6～A16/S3

地址/狀態(tài)復(fù)用地址/狀態(tài)復(fù)用引腿。在T1狀態(tài)輸出存儲(chǔ)器或者外設(shè)的高4位地址，在T2～T3狀態(tài)，輸出狀態(tài)信息。S6為0用來指示8086當(dāng)前與總線連接。S5表示中斷允許標(biāo)志的當(dāng)前設(shè)置。S4和S3組合指出當(dāng)前使用的寄存器。S4S3含義00當(dāng)前使用ES01當(dāng)前使用SS10當(dāng)前使用CS，或者未用任何寄存器11當(dāng)前使用DS③BHE/S7

8086將1MB存儲(chǔ)空間分為2個(gè)512KB的存儲(chǔ)體。1個(gè)全部包含偶地址，1個(gè)全部包含奇地址。AD0是偶地址存儲(chǔ)單元的選通信號(hào)，BHE是奇地址存儲(chǔ)單元的選通信號(hào)，8086的16位數(shù)據(jù)線低8位數(shù)據(jù)線和偶地址存儲(chǔ)體相連，高8位數(shù)據(jù)線和奇地址存儲(chǔ)體相連。8086系統(tǒng)中規(guī)定，CPU用數(shù)據(jù)總線傳輸16位數(shù)據(jù)時(shí)(1個(gè)字)，總是把數(shù)據(jù)送入偶地址開頭的兩個(gè)相鄰的單元或者兩個(gè)相鄰端口，低8位傳輸?shù)捷^低的偶地址單元，高8位數(shù)據(jù)傳送到較高的奇地址單元。SELSEL

奇地址存儲(chǔ)器數(shù)據(jù)線AD15～AD8數(shù)據(jù)線AD7～AD0

偶地址存儲(chǔ)器D7～D0D7～D0A18～A0A18～A0AD0BHE地址總線AD19～AD1忽略8086較高地址奇地址偶地址較低地址存儲(chǔ)器寫偶地址字節(jié)8086較高地址奇地址偶地址較低地址存儲(chǔ)器寫奇地址字節(jié)忽略如果和存儲(chǔ)器單元或者I/O端口一次只傳送一個(gè)字節(jié)(8位)，會(huì)如何？8086較高地址奇地址偶地址較低地址存儲(chǔ)器寫偶地址開始的字8086奇地址偶地址較高地址偶地址奇地址較低地址存儲(chǔ)器寫奇地址開始的字忽略忽略如果和奇地址開頭的兩個(gè)存儲(chǔ)器單元或I/O端口交換數(shù)據(jù)，會(huì)如何？BHEAD0操作使用的數(shù)據(jù)引腳00從偶地址讀/寫一個(gè)字AD15～AD010從偶地址單元或端口讀/寫一個(gè)字節(jié)AD7～AD001從奇地址單元或端口讀/寫一個(gè)字節(jié)AD15～AD80110從奇地址讀/寫一個(gè)字AD15～AD8AD7～AD0在第1個(gè)總線周期，將奇地址數(shù)據(jù)送到AD15～AD8在第2個(gè)總線周期，將偶地址數(shù)據(jù)送到AD7～AD0④

ALE 地址鎖存允許信號(hào)輸出

該信號(hào)是8086提供給地址鎖存器8282/8283的控制信號(hào)，高電平有效。在每個(gè)總線周期的T1狀態(tài)，ALE輸出有效信號(hào)，表示當(dāng)前地址/數(shù)據(jù)復(fù)用總線上輸出的是地址信息，地址鎖存器對(duì)地址進(jìn)行鎖存。⑤

NMI

非屏蔽中斷輸入該信號(hào)為正向邊沿觸發(fā)，該請求不受中斷允許信號(hào)的影響，不能屏蔽。通常用作對(duì)緊急事件（如調(diào)電）的處理。⑥

INTR

可屏蔽中斷請求信號(hào)輸入該信號(hào)有效時(shí)表示外設(shè)向CPU發(fā)送了中斷請求信號(hào)，CPU在每條指令周期最后一個(gè)時(shí)鐘周期對(duì)INTR采樣，如果有中斷請求，并且IF＝1，則響應(yīng)中斷。⑦

INTA

中斷響應(yīng)信號(hào)輸出該引腳用來對(duì)外設(shè)的中斷請求作出響應(yīng)。微處理器在整個(gè)中斷響應(yīng)的周期中通過INTA引腿發(fā)送兩個(gè)連續(xù)的負(fù)脈沖。第一個(gè)通知外設(shè)其發(fā)出的中斷已經(jīng)得到響應(yīng)；第二個(gè)通知外設(shè)將中斷類型碼送至數(shù)據(jù)總線。⑧

CLK時(shí)鐘信號(hào)輸入

CLK為CPU提供基準(zhǔn)時(shí)鐘⑨RESET 復(fù)位信號(hào)輸入

8088要求復(fù)位信號(hào)要維持4個(gè)時(shí)鐘周期的有效電平，復(fù)位后標(biāo)志寄存器，IP、SS、DS、ES、指令隊(duì)列清零，CS＝FFFFH。復(fù)位信號(hào)變?yōu)榈碗娖綍r(shí)，CPU從FFFF0H開始執(zhí)行指令。而且在FFFF0H處放置一條無條件轉(zhuǎn)移指令轉(zhuǎn)入特定的程序，該程序往往實(shí)現(xiàn)系統(tǒng)初始化⑩READY“準(zhǔn)備好”信號(hào)輸入

這是對(duì)CPU和慢速存儲(chǔ)器和I/O設(shè)備進(jìn)行速度匹配的信號(hào)，CPU在總線周期的T3狀態(tài)檢測READY引腿，若READY＝1則進(jìn)入T4狀態(tài)，否則插入TW狀態(tài)。⑾

TEST

測試信號(hào)輸入多用于WAIT指令做延時(shí)⑿

MN/MX 最小和最大模式控制輸入該引腿接高電平時(shí)，工作于最小模式該引腿接低電平時(shí)，工作于最大模式⒀DEN 數(shù)據(jù)允許信號(hào)

該引腿為數(shù)據(jù)總線收發(fā)器8286/8287提供一個(gè)輸出允許信號(hào)，表示CPU準(zhǔn)備接收或者發(fā)送一個(gè)數(shù)據(jù)，使之傳送數(shù)據(jù)。⒁DT/R 數(shù)據(jù)收發(fā)信號(hào)輸出

該引腿用來控制數(shù)據(jù)總線收發(fā)器的數(shù)據(jù)傳送方向，當(dāng)DT/R為高電平時(shí)，輸出數(shù)據(jù)到存儲(chǔ)器或者I/O端口；反之，則CPU接受數(shù)據(jù)。⒂M/IO

存儲(chǔ)器/輸入輸出控制信號(hào)用來區(qū)分當(dāng)前CPU訪問的是存儲(chǔ)器還是訪問I/O端口。M/IO為高電平時(shí)，訪問存儲(chǔ)器，低電平時(shí)，I/O端口進(jìn)行數(shù)據(jù)傳輸

⒃WR 寫信號(hào)輸出

低電平有效，當(dāng)WR有效時(shí)，表示CPU正在進(jìn)行寫操作。至于是寫存儲(chǔ)器還是I/O端口。則由M/IO來區(qū)分。⒄

RD

讀信號(hào)輸出

表示CPU正在對(duì)存儲(chǔ)器或者I/O端口進(jìn)行讀操作。對(duì)存儲(chǔ)器讀還是對(duì)I/O端口讀由M/IO決定。信號(hào)M/IO、WR、RD與讀/寫操作的關(guān)系M/IOWRRD功能110001011010存儲(chǔ)器寫存儲(chǔ)器讀I/O寫I/O讀⒅HOLD 總線保持請求信號(hào)輸入高電平有效，是其他部件向CPU發(fā)送的使用總線的請求信號(hào)。⒆HLDA 總線保持響應(yīng)信號(hào)輸出該信號(hào)是CPU對(duì)HOLD的響應(yīng)信號(hào)。當(dāng)CPU測到有總線請求信號(hào)HOLD時(shí)，如果微處理器允許讓出總線會(huì)在T4狀態(tài)發(fā)出HLDA響應(yīng)信號(hào)，讓出總線。其他模塊使用完總線后，使HOLD信號(hào)變?yōu)榈碗娖?，表示放棄總線，CPU將HLDA信號(hào)變?yōu)榈碗娖?，恢?fù)總線控制權(quán)。8086在最小模式下的典型配置最小模式數(shù)據(jù)鎖存信號(hào)數(shù)據(jù)傳送方向控制端T=1，ABT=0，B

A輸出允許信號(hào)對(duì)準(zhǔn)備好信號(hào)和復(fù)位信號(hào)同步，對(duì)外設(shè)來說，可以在任何時(shí)候發(fā)送信號(hào)。最大模式下各引腳信號(hào)：12345678910111213141516171819204039383736353433323130292827262524232221

GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7

MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET8086①

S2、S1、S0 總線周期狀態(tài)信號(hào)輸出

信號(hào)的組合為最大模式下的總線控制器8288提供當(dāng)前總線周期所進(jìn)行的數(shù)據(jù)傳輸過程的類型。S2S1S0功能000011110011001101010101發(fā)中斷響應(yīng)信號(hào)讀I/O端口寫I/O端口暫停取指令讀存儲(chǔ)器寫存儲(chǔ)器無效狀態(tài)②

LOCK 總線封鎖信號(hào)輸出

在最大模式下，該信號(hào)表明此時(shí)CPU不允許其他主模塊占用總線。③

RQ/GT1、RQ/GT0

總線請求信號(hào)輸入/總線請求允許信號(hào)輸出這兩個(gè)信號(hào)端提供CPU以外的兩個(gè)處理器用來發(fā)出使用總線的請求信號(hào)和CPU的應(yīng)答信號(hào)，兩個(gè)信號(hào)都是雙向的，請求信號(hào)和響應(yīng)信號(hào)在CPU同一引腿上傳送，方向相反。④QS1、QS0

指令隊(duì)列狀態(tài)信號(hào)輸出這兩個(gè)信號(hào)的組合提供了前一個(gè)時(shí)鐘周期中指令隊(duì)列的狀態(tài)。

QS1QS0功能00110101無操作從指令隊(duì)列第一個(gè)字節(jié)取走代碼隊(duì)列為空除第一個(gè)字節(jié)，還取走了后續(xù)字節(jié)代碼8086在最大模式下的典型配置最大模式2.4典型時(shí)序分析

時(shí)序：計(jì)算機(jī)中一條指令的功能分成了若干個(gè)最基本的操作序列，這些最基本的操作有嚴(yán)格的時(shí)間先后順序，這種嚴(yán)格的時(shí)間上的先后順序就稱為時(shí)序。時(shí)鐘周期總線周期總線周期

總線周期

（取指令）（取有效地址）（執(zhí)行指令）指令周期T1T2T3T4