微型計(jì)算機(jī) 第6章 微機(jī)存儲(chǔ)器系統(tǒng)

1存儲(chǔ)器是計(jì)算機(jī)中存儲(chǔ)信息的部件。它可以把需要CPU處理的程序和原始數(shù)據(jù)存儲(chǔ)起來，處理時(shí)自動(dòng)而連續(xù)地從存儲(chǔ)器中取出程序中的指令并執(zhí)行指令規(guī)定的操作。程序執(zhí)行過程中的數(shù)據(jù)也可利用存儲(chǔ)器保存起來。這就是說，計(jì)算機(jī)每完成一條指令，至少有一次為了取指而訪問存儲(chǔ)器。第6章微機(jī)存儲(chǔ)器系統(tǒng)26.1概述

6.1.1存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)——就是把各種不同存儲(chǔ)容量，不同存儲(chǔ)速度的存儲(chǔ)器，按照一定的體系結(jié)構(gòu)方式組織起來，使所存放的程序數(shù)據(jù)按層次分布在各種存儲(chǔ)器中。三級(jí)存儲(chǔ)系統(tǒng)：高速緩沖存儲(chǔ)器——主存儲(chǔ)器——外存儲(chǔ)器31．主存儲(chǔ)器—外存儲(chǔ)器（彌補(bǔ)主存容量的不足）主存（內(nèi)存）：一般把具有一定容量且速度較高的存儲(chǔ)器作為內(nèi)存，CPU可直接用指令對(duì)內(nèi)存儲(chǔ)器進(jìn)行讀寫。存放現(xiàn)行程序和數(shù)據(jù)，存取速度快，容量有限，是主機(jī)的一部分。通常用半導(dǎo)體存儲(chǔ)器作為內(nèi)存。4內(nèi)存-外存存儲(chǔ)層次的形成解決了存儲(chǔ)器的大容量和低成本之間的矛盾外存（輔存或海存）：存儲(chǔ)容量大、速度較低、位于主機(jī)之外的存儲(chǔ)器。用來存放當(dāng)前暫時(shí)不用的程序和數(shù)據(jù)。CPU不能直接用指令對(duì)外存進(jìn)行讀寫。要使用外存中的信息，必須先將它調(diào)入內(nèi)存。52．主存儲(chǔ)器—高速緩沖存儲(chǔ)器為使主存儲(chǔ)器與CPU的速度相匹配，提高CPU訪問存儲(chǔ)器的速度，在CPU和內(nèi)存中間設(shè)置高速緩沖器（cache）。高速緩存-內(nèi)存層次的形成解決了速度與成本的矛盾。6

在現(xiàn)代微機(jī)中同時(shí)采用這兩種存儲(chǔ)層次，構(gòu)成cache-內(nèi)存-外存三級(jí)存儲(chǔ)系統(tǒng)。這三級(jí)存儲(chǔ)系統(tǒng)的形成，滿足了現(xiàn)代微型計(jì)算機(jī)對(duì)存儲(chǔ)系統(tǒng)的速度快、容量大且價(jià)格低廉的要求。63．虛擬存儲(chǔ)技術(shù)

76.1.2存儲(chǔ)器的分類

1．按存取方式分類（1）隨機(jī)存儲(chǔ)器（RAM）既可讀又可寫，又稱讀/寫存儲(chǔ)器。如主存。（2）只讀存儲(chǔ)器（ROM）

只能讀，不能寫。存放固定不變的系統(tǒng)程序和子程序等。（3）順序存儲(chǔ)器（SAM）

按照順序進(jìn)行讀/寫，如磁帶。

82．按存儲(chǔ)器載體分類（1）磁介質(zhì)存儲(chǔ)器速度較慢，一般用作外存。如磁盤、磁帶等。（2）半導(dǎo)體存儲(chǔ)器容量大，速度快，體積小，功耗低，廣泛用于大、中、小及微型機(jī)中作內(nèi)存（3）光存儲(chǔ)器速度快，但需復(fù)雜的硬件，主要用作外存96.1.3存儲(chǔ)器的基本組成半導(dǎo)體存儲(chǔ)器的內(nèi)部結(jié)構(gòu)為例

存儲(chǔ)體：核心。一個(gè)基本存儲(chǔ)電路可存入一個(gè)二進(jìn)制數(shù)碼譯碼電路讀/寫電路：位于存儲(chǔ)體與數(shù)據(jù)總線之間，是存儲(chǔ)體的控制電路輸入/輸出緩沖器：連接在多片RAM的數(shù)據(jù)線上，寬度取決于存儲(chǔ)器字長。6106.1.4存儲(chǔ)器的技術(shù)指標(biāo)1．存儲(chǔ)容量——通常以允許存放的字?jǐn)?shù)×位數(shù)或字節(jié)數(shù)表示存儲(chǔ)器的容量。32K161KB=210B=1024B，1MB=210KB=1024KB2．存取周期(又稱讀寫周期或訪問周期)通常指連續(xù)存入或取出兩個(gè)數(shù)據(jù)所間隔的時(shí)間。3．取數(shù)時(shí)間——從CPU發(fā)出讀命令開始，直到存儲(chǔ)器獲得有效讀出信號(hào)的一段時(shí)間。4．可靠性——通常以平均無故障工作時(shí)間來衡量存儲(chǔ)器的可靠性。5．經(jīng)濟(jì)性——常以“性能價(jià)格比”來衡量存儲(chǔ)器經(jīng)濟(jì)性能的好壞。116.2隨機(jī)讀寫存儲(chǔ)器6.2.1靜態(tài)RAM

1．靜態(tài)RAM的工作原理MOS型靜態(tài)RAM的基本存儲(chǔ)單元，可由六個(gè)MOS場效應(yīng)晶體管構(gòu)成，其基本存儲(chǔ)單元電路如圖所示。VF1,VF2：組成雙穩(wěn)態(tài)觸發(fā)器VF3,VF4：負(fù)載管VF5,VF6：控制管12設(shè)VF1截止，VF2導(dǎo)通，為1；

VF2截止，VF1導(dǎo)通，為0；（A點(diǎn)狀態(tài)）VF1截止，VF2導(dǎo)通時(shí)，A點(diǎn)為1，B點(diǎn)為0

VF2截止，VF1導(dǎo)通時(shí)，A點(diǎn)為0，B點(diǎn)為1132．靜態(tài)RAM組成將多個(gè)存儲(chǔ)單元按一定方式排列起來，就組成了一個(gè)靜態(tài)RAM存儲(chǔ)器，如圖6-4所示。

6143．靜態(tài)RAM舉例Intel21141K×4位6464矩陣6156.2.2動(dòng)態(tài)RAM存儲(chǔ)的信息具有一定的時(shí)間性，在很短的時(shí)間內(nèi)，其數(shù)據(jù)是有效的，超過一定的時(shí)間，數(shù)據(jù)就消失了。為了使數(shù)據(jù)常在，就要周期性地對(duì)所在數(shù)據(jù)重寫（刷新），這種存儲(chǔ)器為動(dòng)態(tài)存儲(chǔ)器。(1)四管動(dòng)態(tài)存儲(chǔ)單元(2)三管動(dòng)態(tài)存儲(chǔ)單元(3)單管動(dòng)態(tài)存儲(chǔ)單元166.3半導(dǎo)體只讀存儲(chǔ)器6.3.1掩膜式只讀存儲(chǔ)器ROM制造廠家根據(jù)程序設(shè)計(jì)者編好的程序組成的“1”、“0”代碼矩陣，利用集成電路工藝制造出相應(yīng)的掩膜圖案并生產(chǎn)出ROM芯片。這種ROM中的信息是永久性存儲(chǔ)。使用時(shí)只能讀出而不能寫入新內(nèi)容。掩膜式ROM雙極型：速度快，容量小MOS型：容量大，速度較慢176.3.2可編程的只讀存儲(chǔ)器PROM制作時(shí)不寫入信息，使用時(shí)可寫入自己的程序。但寫入是一次性的，一旦寫入內(nèi)容后就不能更改，所以稱一次性可編程序只讀存儲(chǔ)器，又稱為現(xiàn)場可編程序只讀存儲(chǔ)器。PROM雙極型MOS型結(jié)構(gòu)破壞型熔絲型:使用較多如：Intel3036PROM186.3.3可編程、可擦除的只讀存儲(chǔ)器——EPROM用戶使用時(shí)可重復(fù)編程、可多次改寫所寫內(nèi)容。1．紫外線擦除的EPROM采用紫外線擦去原存內(nèi)容，再用專門寫入器改寫內(nèi)容。實(shí)際中，用紫外線（或X射線）燈，相距3cm，進(jìn)行照射10～20min，就可把EPROM中的原存全部信息抹去，并成為全“1”狀態(tài)。然后，再根據(jù)用戶程序，用加電壓的手段使要存入“0”的那些存儲(chǔ)位進(jìn)行寫“0”，而對(duì)要存“1”的存儲(chǔ)位不加電壓，仍保存原有的“1”代碼。常用的：2732（4KB）2764(16K)2725627128

Intel2716192．電可擦除只讀存儲(chǔ)器

簡稱為EEPROM。它是采用金屬—氮—氧化物—硅（MNOS）集成工藝制成的。使用時(shí)讓電流只通過指定的存儲(chǔ)單元，把其中一個(gè)字（或字節(jié)）擦去并改寫，其余未通入電流的單元內(nèi)容保持不變。203．EPROM芯片舉例——Intel2716

2K×8地址線：A0-A1011根數(shù)據(jù)線：D0-D78位216.4存儲(chǔ)器與CPU的連接6.4.1存儲(chǔ)器的工作時(shí)序6.4.2存儲(chǔ)器與CPU連接時(shí)要考慮的問題1．CPU總線的負(fù)載能力2．CPU的時(shí)序與存儲(chǔ)器的存取速度之間的配合3．存儲(chǔ)器的電平信號(hào)與CPU的電平匹配4．存儲(chǔ)器的地址要合理分配5．控制信號(hào)的連接22存儲(chǔ)器地址分配及譯碼1.存儲(chǔ)器地址分配在進(jìn)行存儲(chǔ)器與CPU連接前，首先要確定內(nèi)存容量的大小和選擇存儲(chǔ)器芯片的容量大小。2.存儲(chǔ)器地址譯碼23

6.4.3常用的譯碼電路

一種常見的3∶8譯碼器74LS138

3個(gè)輸入端8個(gè)輸出端3個(gè)使能端24CBAY0Y1Y2Y3Y4Y5Y6Y70000111111100110111111010110111110111110111110011110111101111110111101111110111111111110256.4.4存儲(chǔ)器與CPU的連接存儲(chǔ)器芯片的外部引腳按功能分為數(shù)據(jù)線、地址線和控制線。CPU對(duì)存儲(chǔ)器的讀寫操作首先是向其地址線發(fā)地址信號(hào)，然后向控制線發(fā)讀寫信號(hào)，最后在數(shù)據(jù)線上傳送數(shù)據(jù)信息。每一塊存儲(chǔ)器芯片的地址線、數(shù)據(jù)線和控制線都必須和CPU建立正確的連接，才能進(jìn)行正確的操作。CPU與存儲(chǔ)器的連接就是指地址線、數(shù)據(jù)線和控制線的連接。重點(diǎn)說明的是存儲(chǔ)器與CPU地址總線的連接方式，必須滿足對(duì)這些芯片所分配的地址范圍的要求。26CPU發(fā)出的地址信號(hào)必須實(shí)現(xiàn)兩種選擇：（1）片選：對(duì)存儲(chǔ)器芯片的選擇，使相關(guān)芯片的片選端CS為有效。（2）字選：在選中的芯片內(nèi)部再選擇某一存儲(chǔ)單元。片選信號(hào)和字選信號(hào)均由CPU發(fā)出的地址信號(hào)經(jīng)譯碼電路產(chǎn)生，其中：片選信號(hào)：由存儲(chǔ)器芯片的外部譯碼電路產(chǎn)生，需自行設(shè)計(jì)。字選信號(hào)：由存儲(chǔ)器芯片的內(nèi)部譯碼電路產(chǎn)生，這部分譯碼電路不需用戶設(shè)計(jì)。27全譯碼法將高位地址全部作為譯碼器的輸入，用譯碼器的輸出作為片選信號(hào)。在這種方法中，低位地址線用作字選，與芯片的地址輸入端直接相連；高位地址線全部連接進(jìn)譯碼電路，用來生成片選信號(hào)。這樣，所有的地址線均