第1章微型計算機的基礎(chǔ)知識

11.2微型計算機的結(jié)構(gòu)和工作原理2主要內(nèi)容：微型計算機常用的術(shù)語微型計算機的基本結(jié)構(gòu)計算機的工作原理31.2.1微型計算機常用的術(shù)語bit1Mb=1024

1024bit=220bit1Gb=230bit=1024Mb1Tb=240bit=1024GbByte1Byte=8bit，1KB=1024ByteWord：表示字長，有1bit,4bit,8bit,16bit等一般情況下為2Byte(16bit)指令：規(guī)定計算機進行某種操作的命令程序：指令的有序集合指令系統(tǒng)：全部指令41.2.2微型計算機的基本結(jié)構(gòu)掌握：微機系統(tǒng)的基本組成微型機的結(jié)構(gòu)5一、微型計算機系統(tǒng)組成微型計算機系統(tǒng)的三個層次

微處理器(Microprocessor)

微型計算機(Microcomputer)微型計算機系統(tǒng)(Microcomputer

System)6微型計算機系統(tǒng)的三個層次微處理器存儲器I/O接口總線硬件系統(tǒng)軟件系統(tǒng)微型計算機系統(tǒng)微型計算機外設(shè)ALU寄存器控制器鍵盤、鼠標(biāo)顯示器軟驅(qū)、硬盤、光驅(qū)打印機、掃描儀系統(tǒng)軟件應(yīng)用軟件7核心級——微處理器微處理器簡稱CPU，是計算機的核心，主要包括：

運算器ALU

控制器CU寄存器組Registers實現(xiàn)運算功能和控制功能8硬件系統(tǒng)級——微型計算機以微處理器為核心，配上只讀存儲器(ROM)、讀寫存儲器(RAM)、輸入/輸出(I/O)接口電路及系統(tǒng)總線等部件，就構(gòu)成了微型計算機。將CPU、存儲器、I/O接口、總線等集成在一片超大規(guī)模集成電路芯片上，稱為單片微型計算機，簡稱單片機。9系統(tǒng)級以微型計算機為中心，配以相應(yīng)的外圍設(shè)備以及控制微型計算機工作的軟件，就構(gòu)成了完整的微型計算機系統(tǒng)。微型計算機如果不配有軟件，通常稱為裸機。軟件分為系統(tǒng)軟件和應(yīng)用軟件兩大類。10二、微型計算機的基本結(jié)構(gòu)

1.微型計算機的硬件系統(tǒng)微處理器（CPU）存儲器輸入/輸出接口總線11微型計算機的概念結(jié)構(gòu)存儲器I/O接口輸入設(shè)備I/O接口地址總線AB輸出設(shè)備CPU數(shù)據(jù)總線DB控制總線CBI/O接口12主機硬件系統(tǒng)——CPU計算機的控制中心，提供運算、判斷能力構(gòu)成：ALU、CU、Registers例：Intel8088、PIII、P4AMDK7CPU的位數(shù)：4位、8位、16位、32位是指一次能處理的數(shù)據(jù)的位數(shù)13

總線是把計算機各部分有機地連接起來的一組并行導(dǎo)線，是各個部分之間進行信息交換的公共通道微機的三總線：數(shù)據(jù)總線DB

在CPU與存儲器和CPU與I/O接口之間雙向傳送數(shù)據(jù).其條數(shù)決定了每一次能同時傳送的二進制數(shù)的位數(shù)。如：8088的數(shù)據(jù)總線為8條，一次能夠傳送8位二進制數(shù)，用D7～D0表示2.總線地址總線AB

傳送CPU發(fā)出的地址，以尋址存儲單元或I/O端口。AB的寬度決定了計算機系統(tǒng)能夠使用的最大的存儲器容量。如：地址總線為20條，用A19～A0表示，可尋址220=1M的存儲空間控制總線CB

向計算機系統(tǒng)的各部件發(fā)送操作命令和定時信息。帶有上橫線的表示低電平有效,無上橫線的表示高電平有效

如：ALE(addresslatchenable)、INTR高電平有效，MEMW、MEMR、IOR、IOW、INTA低電平有效15主機硬件系統(tǒng)——總線BUS連接多個功能部件的一組公共信號線地址總線AB：用來傳送CPU輸出的地址信號，確定被訪問的存儲單元、I/O端口。地址線的根數(shù)決定了CPU的尋址范圍。

CPU的尋址范圍=2n，

n-地址線根數(shù)數(shù)據(jù)總線DB：在CPU與存儲器、I/O接口之間數(shù)據(jù)傳送的公共通路。數(shù)據(jù)總線的條數(shù)決定CPU一次最多可以傳送的數(shù)據(jù)寬度。控制總線CB：用來傳送各種控制信號16主機硬件系統(tǒng)——存儲器存放程序和數(shù)據(jù)的記憶裝置用途：存放程序和要操作的各類信息（數(shù)據(jù)、文字、圖像、。。。）內(nèi)存：ROM、RAM特點：隨機存取，速度快，容量小外存：磁盤、光盤、半導(dǎo)體盤、…特點：順序存取/塊存取，速度慢，容量大17有關(guān)內(nèi)存儲器的幾個概念內(nèi)存單元的地址和內(nèi)容內(nèi)存容量內(nèi)存的操作內(nèi)存的分類18

內(nèi)存單元的地址和內(nèi)容19

內(nèi)存單元的地址和內(nèi)容內(nèi)存包含有很多存儲單元(每個內(nèi)存單元包含8bit)，為區(qū)分不同的內(nèi)存單元，計算機對每個內(nèi)存單元進行編號，內(nèi)存單元的編號就稱為內(nèi)存單元的地址1011011038F04H內(nèi)存單元地址內(nèi)存單元內(nèi)容......7654321020內(nèi)存容量內(nèi)存單元的個數(shù)，以字節(jié)為單位。注意：內(nèi)存空間與內(nèi)存容量的區(qū)別

內(nèi)存容量：某微機配置2條128MB的SDRAM內(nèi)存條，其內(nèi)存容量為256MB

內(nèi)存空間：又稱為存儲空間、尋址范圍，是指微機的尋址能力，與CPU的地址總線寬度有關(guān)21內(nèi)存操作讀：將內(nèi)存單元的內(nèi)容取入CPU，原單元內(nèi)容不改變；寫：CPU將信息放入內(nèi)存單元，單元中原內(nèi)容被覆蓋；刷新：對CPU透明，僅動態(tài)存儲器有此操作內(nèi)存的讀寫的步驟為：CPU把要讀寫的內(nèi)存單元的地址放到AB上若是寫操作，CPU緊接著把要寫入的數(shù)據(jù)放到DB上CPU發(fā)出讀寫命令數(shù)據(jù)被寫入指定的單元或從指定的單元讀出到DB若是讀操作，CPU緊接著從DB上取回數(shù)據(jù)22內(nèi)存儲器的分類讀寫存儲器（RAM）可讀可寫易失性，臨時存放程序和數(shù)據(jù)只讀存儲器（ROM）工作時只能讀非易失性，永久或半永久性存放信息234.總線插座和接口外部設(shè)備(I/O設(shè)備）通過總線插座和接口與計算機連接。設(shè)置接口的主要原因

外設(shè)的工作速度遠低于CPU的速度外設(shè)表示信息的格式與計算機不同接口向計算機報告設(shè)備的狀態(tài),傳達計算機命令等5.I/O設(shè)備輸入設(shè)備：鍵盤、模數(shù)轉(zhuǎn)換器、掃描儀等輸出設(shè)備：顯示器、打印機、繪圖機等輸入/輸出設(shè)備：磁盤和光盤等24輸入/輸出接口簡寫為I/O接口，是CPU與外部設(shè)備間的橋梁CPUI/O接口I/O設(shè)備251.2.3計算機的工作原理存儲程序計算機又稱為馮?諾依曼型計算機數(shù)據(jù)和程序均以二進制代碼的形式不加區(qū)別地存放在存儲器中，存放位置由地址指定，地址碼也是二進制形式程序由多條有邏輯關(guān)系的指令組成指令的長度不等（一般為1～4字節(jié)）26存儲程序計算機的工作原理程序預(yù)先存放在計算機的存儲器中，計算機按程序的流程自動地連續(xù)取出指令并執(zhí)行之。為實現(xiàn)自動連續(xù)地執(zhí)行程序，控制器設(shè)置一程序計數(shù)器PC，它可根據(jù)指令的長度自動增量（總是指向下一條指令）。只要給出程序中第一條指令的地址，再由CPU的控制器和ALU依據(jù)程序中指令的順序周而復(fù)始地取出指令，分析指令，執(zhí)行指令，最后輸出程序結(jié)果。即其原理是“程序存儲和程序控制”27

微型計算機的物理結(jié)構(gòu)281.380X86微處理器80X86微處理器為美國Intel公司生產(chǎn)從低到高有：8086/8088→80286→80386→80486→Pentium（80586）→Pentium2→P3→P4統(tǒng)稱為80X86微處理器291.3.18086/80888088、8086基本類似16位CPU、AB寬度20位差別：指令預(yù)取隊列：8088為4字節(jié)，8086為6字節(jié)數(shù)據(jù)總線引腳：8088有8根，8086有16根8088為準16位CPU，內(nèi)部DB為16位，但外部僅為8位，16位數(shù)據(jù)要分兩次傳送30指令預(yù)取隊列(IPQ)指令的一般執(zhí)行過程：取指令指令譯碼讀取操作數(shù)執(zhí)行指令存放結(jié)果31串行工作方式：8086以前的CPU采用串行工作方式：1）CPU執(zhí)行指令時總線處于空閑狀態(tài)2）CPU訪問存儲器(存取數(shù)據(jù)或指令)時要等待總線操作的完成缺點：CPU無法全速運行解決：總線空閑時預(yù)取指令，使CPU需要指令時能立刻得到取指令1執(zhí)行1取操作數(shù)2執(zhí)行2CPUBUS忙碌忙碌忙碌忙碌存結(jié)果1取指令2空閑空閑32并行工作方式：8086CPU采用并行工作方式取指令2取操作數(shù)BIU存結(jié)果取指令3取操作數(shù)取指令4執(zhí)行1執(zhí)行2執(zhí)行3

EUBUS忙碌忙碌忙碌忙碌忙碌忙碌338086的流水線操作8086CPU包括兩大部分：EU和BIUBIU不斷地從存儲器取指令送入指令隊列寄存器IPQ，EU不斷地從IPQ取出指令執(zhí)行EU和BIU構(gòu)成了一個簡單的2工位流水線指令預(yù)取隊列IPQ是實現(xiàn)流水線操作的關(guān)鍵（類似于工廠流水線的傳送帶）新型CPU將一條指令劃分成更多的階段，以便可以同時執(zhí)行更多的指令例如，P3為14個階段，P4為20個階段(超級流水線)34結(jié)論指令預(yù)取隊列的存在使EU和BIU兩個部分可同時進行工作，從而提高了CPU的效率；降低了對存儲器存取速度的要求358086/8088CPU的特點采用并行流水線工作方式對內(nèi)存空間實行分段管理：每段大小為16B～64KB用段地址和段內(nèi)偏移實現(xiàn)對1MB空間的尋址設(shè)置地址段寄存器指示段的首地址支持多處理器系統(tǒng)；片內(nèi)沒有浮點運算部件，浮點運算由數(shù)學(xué)協(xié)處理器8087支持（也可用軟件模擬）

注：80486DX以后的CPU均將數(shù)學(xué)協(xié)處理器作為標(biāo)準部件集成到CPU內(nèi)部368086CPU的內(nèi)部結(jié)構(gòu)378086內(nèi)部由兩部分組成：執(zhí)行單元（EU）總線接口單元（BIU）38執(zhí)行單元EU功能:執(zhí)行指令

從指令隊列中取指令代碼譯碼在ALU中完成數(shù)據(jù)的運算運算結(jié)果的特征保存在標(biāo)志寄存器FLAGS中。39執(zhí)行單元包括

算術(shù)邏輯單元（運算器）8個通用寄存器1個標(biāo)志寄存器

EU部分控制電路40總線接口單元BIU功能：從內(nèi)存中取指令送入指令預(yù)取隊列負責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送在執(zhí)行轉(zhuǎn)移程序時，BIU使指令預(yù)取隊列復(fù)位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行。41(1)四個段地址寄存器CS–––16位代碼段寄存器DS–––16位數(shù)據(jù)段寄存器ES–––16位附加段寄存器SS–––16位堆棧段寄存器BIU的組成42(2)IP–––16位指令指針寄存器

指向下一條要取出的指令。(3)20位地址加法器16位內(nèi)部寄存器提供的信息經(jīng)地址加法器產(chǎn)生20位地址信息。例：指令的物理地址=CS16+IP43(4)六字節(jié)的指令隊列取指令與執(zhí)行指令并行工作，即在一條指令的執(zhí)行過程中，可以取出下一條或多條指令，在指令隊列中排隊。

1.3.280286內(nèi)部和外部數(shù)據(jù)總線都是16位，地址總線為24位，可尋址224字節(jié)即16MB內(nèi)存，支持虛擬存儲器管理技術(shù)，虛擬存儲空間可達1GB(230)。

微處理器的組成：地址單元AU（AddressUnit）總線單元BU（BusUnit）指令單元IU(InstructionUnit)執(zhí)行單元EUAU中的存儲器管理機構(gòu)使用段式管理方式，首次實現(xiàn)了虛擬存儲器管理

1.3.380386內(nèi)部和外部數(shù)據(jù)總線都是32位的，地址總線為32位，可尋址4GB，虛擬存儲空間可達64TB(246)微處理器的組成：總線接口單元BIU指令譯碼單元IDU（InstructionDecodeUnit）指令預(yù)取單元IPU（InstructionPrefetchUnit）執(zhí)行單元EU分段單元SU(SegmentationUnit)分頁單元PU(PagingUnit)

1.3.480486內(nèi)部數(shù)據(jù)總線為64位，外部數(shù)據(jù)總線為32位，地址總線為32位)微處理器的組成：總線接口單元、指令譯碼單元指令預(yù)取單元、執(zhí)行單元分段單元分頁單元以及浮點處理單元（FPU）

高速緩存（Cachememory）

1.3.5PentiumIntel公司在1993年推出了全新一代的高性能微處理器Pentium。Pentium是由拉丁文“五”（pente）和元素周期表的公用后綴——ium組合而成，其寓意是指Pentium為該公司的第五代產(chǎn)品，中文翻譯成一個很好聽的名字“奔騰”。繼Pentium之后Intel相繼推出了PentiumPro、PentiumⅡ、PentiumⅢ、Pentium4等微處理器。Pentium有64位數(shù)據(jù)線和32位地址線。

Pentium與80486的最大區(qū)別是：Pentium內(nèi)部具有8KB指令cache和8KB數(shù)據(jù)cache。后續(xù)的Pentium系列處理器內(nèi)部指令cache和數(shù)據(jù)cache分別增加到16KB，還配有256KB或512KB的二級cache。

1.3.5PentiumPentium微處理器內(nèi)部由總線接口單元、指令預(yù)取單元、指令譯碼單元、分段單元和分頁單元、浮點處理單元、控制ROM、控制單元、指令cache和數(shù)據(jù)cache、U流水線和V流水線、分支轉(zhuǎn)移目標(biāo)緩沖器以及整數(shù)寄存器組和浮點數(shù)寄存器組等11個功能部件組成。1、Pentium微處理器的內(nèi)部結(jié)構(gòu)

1.3.5Pentium

1.3.5Pentium（1）總線接口單元總線接口單元實現(xiàn)微處理器與微型計算機系統(tǒng)總線的連接，其中包括64位數(shù)據(jù)線、32位地址線和眾多的控制信號線，以此實現(xiàn)微處理器與外部的信息交換。Pentium微處理器與外部交換數(shù)據(jù)可以是64位還可以是32位、16位或者8位。（2）分段單元和分頁單元分段單元將程序提供的邏輯地址轉(zhuǎn)換為線性地址，分頁單元將線性地址轉(zhuǎn)換為物理地址。分頁是將段分為多個固定大小的頁面(通常為4KB)，分頁支持虛擬存儲器環(huán)境。內(nèi)存中只保留程序訪問的頁面，而眾多的頁面被存儲在磁盤中。

1.3.5Pentium（3）U流水線和V流水線Pentium采用兩條流水線，這兩條流水線都擁有自己的算術(shù)邏輯單元ALU、地址生成電路和數(shù)據(jù)Cache的接口。這種雙流水線結(jié)構(gòu)允許Pentium可以一次執(zhí)行兩條指令，每條流水線中執(zhí)行一條。（4）指令Cache和數(shù)據(jù)Cache在Pentium中，指令Cache和數(shù)據(jù)Cache兩者分開，從而減少了指令預(yù)取和數(shù)據(jù)存取操作之間可能發(fā)生的沖突，并可提高命中率。（5）指令預(yù)取單元、指令譯碼單元和控制ROM指令預(yù)取單元從指令Cache中預(yù)先取指令，每次取兩條指令。如是簡單指令則直接譯碼后分別送到U流水線和V流水線執(zhí)行。如果是復(fù)雜指令，通過控制ROM將其轉(zhuǎn)換成對應(yīng)的一系列微指令，再送到U流水線和V流水線執(zhí)行。微指令是微處理器能夠直接執(zhí)行的指令，它的長度是固定的。

1.3.5Pentium（6）控制單元控制單元的功能是通過對來自指令譯碼單元和和控制ROM中微程序的解析，控制U流水線、V流水線和浮點處理單元的正常運行。（7）分支轉(zhuǎn)移目標(biāo)緩沖器分支轉(zhuǎn)移目標(biāo)緩沖器在遇到分支轉(zhuǎn)移指令時用來預(yù)測轉(zhuǎn)移是否發(fā)生，并據(jù)此為分支指令處的指令提供預(yù)取地址。（8）浮點處理單元浮點處理單元主要用于浮點運算，使得浮點運算的速度得到提高。

1.3.5Pentium(1)超標(biāo)量流水線(2)分支轉(zhuǎn)移的動態(tài)預(yù)測(3)獨立的指令Cache和數(shù)據(jù)Cache(4)重新設(shè)計的浮點單元2、Pentium微處理器的先進技術(shù)541.480X86的寄存器1.4.18086/8088的寄存器8個通用寄存器2個控制寄存器4個段寄存器561.通用寄存器

數(shù)據(jù)寄存器（AX，BX，CX，DX）地址指針寄存器（SP，BP）變址寄存器（SI，DI）57數(shù)據(jù)寄存器8086含4個16位數(shù)據(jù)寄存器，它們又可分為8個8位寄存器，即：AXAH，ALBXBH，BLCXCH，CLDXDH，DL常用來存放參與運算的操作數(shù)或運算結(jié)果58數(shù)據(jù)寄存器特有的習(xí)慣用法AX：累加器。多用于存放中間運算結(jié)果。所有I/O指令必須都通過AX與接口傳送信息；BX：基址寄存器。在間接尋址中用于存放基地址；CX：計數(shù)寄存器。用于在循環(huán)或串操作指令中存放循環(huán)次數(shù)或重復(fù)次數(shù)；DX：數(shù)據(jù)寄存器。在32位乘除法運算時，存放高16位數(shù)；在間接尋址的I/O指令中存放

I/O端口地址。59地址指針寄存器SP：堆棧指針寄存器，其內(nèi)容為棧頂?shù)钠频刂?；BP：基址指針寄存器，常用于在訪問內(nèi)存時存放內(nèi)存單元的偏移地址。60BX與BP在應(yīng)用上的區(qū)別作為通用寄存器，二者均可用于存放數(shù)據(jù)；作為基址寄存器，BX通常用于尋址數(shù)據(jù)段；BP則通常用于尋址堆棧段。BX一般與DS或ES搭配使用61變址寄存器SI：源變址寄存器DI：目標(biāo)變址寄存器變址寄存器常用于指令的間接尋址或變址尋址。特別是在串操作指令中，用SI存放源操作數(shù)的偏移地址，而用DI存放目標(biāo)操作數(shù)的偏移地址。622.段寄存器用于存放邏輯段的段基地址(邏輯段的概念后面將要介紹)

CS：代碼段寄存器

代碼段用于存放指令代碼

DS：數(shù)據(jù)段寄存器

ES：附加段寄存器

數(shù)據(jù)段和附加段用來存放操作數(shù)

SS：堆棧段寄存器

堆棧段用于存放返回地址，保存寄存器內(nèi)容，傳遞參數(shù)633.控制寄存器IP：指令指針寄存器，其內(nèi)容為下一條要執(zhí)行的指令的偏移地址FLAGS：標(biāo)志寄存器狀態(tài)標(biāo)志：存放運算結(jié)果的特征控制標(biāo)志：控制某些特殊操作

6個狀態(tài)標(biāo)志位(CF，SF，AF，PF，OF，ZF)3個控制標(biāo)志位(IF，TF，DF)64標(biāo)志寄存器FR

共有16位，其中7位未用，各位的定義如下：1501413121110987654321OFDFIFTFSFZFAFPFCF圖標(biāo)志寄存器根據(jù)功能，有兩類標(biāo)志狀態(tài)標(biāo)志控制標(biāo)志表8086CPU標(biāo)志位的定義名稱符號符號標(biāo)志SF功能與運算結(jié)果的最高位相同，當(dāng)數(shù)據(jù)用補碼表示時，負數(shù)的最高位為1，所以符號標(biāo)志表示運算執(zhí)行后的結(jié)果是正還是負零標(biāo)志ZF運算結(jié)果為零，ZF=1；運算結(jié)果不為零，ZF=0奇偶標(biāo)志PF運算結(jié)果低8位所含的1的個數(shù)為偶數(shù)，PF=1；若為奇數(shù)，PF=0進位標(biāo)志CF當(dāng)執(zhí)行一個加減法運算使最高位產(chǎn)生進位或借位時，CF=1；若無進位或借位時，CF=0輔助

進位標(biāo)志AF加法運算時，如果低4位往高4位有進位；減法運算時，如果低4位往高4位有借位，AF=1，否則AF=0。輔助進位標(biāo)志一般在BCD碼運算中作為是否進行十進制調(diào)整的判斷依據(jù)溢出標(biāo)志OF運算過程中產(chǎn)生溢出時，所謂溢出，是指當(dāng)字節(jié)運算的結(jié)果超出了范圍

128~+127，或者當(dāng)字運算的結(jié)果超出了范圍

32768~+32767時稱為溢出，則OF=1；否則OF=0方向標(biāo)志DF控制串操作指令用的標(biāo)志。DF=0,串操作過程中的地址會不斷增值；DF=1,串操作過程中的地址會不斷減值中斷標(biāo)志IF控制可屏蔽中斷的標(biāo)志。IF=0,CPU不能對可屏蔽中斷請求作出響應(yīng)；IF=1,CPU可以接受可屏蔽中斷請求跟蹤標(biāo)志TFCPU按跟蹤方式執(zhí)行指令661.4.280286的寄存器在8086的基礎(chǔ)上新增：16位的機器狀態(tài)字寄存器MSW：只定義了低4位標(biāo)志寄存器EFLAGS增加兩個標(biāo)志位：任務(wù)嵌套標(biāo)志位NT(nestedtask)和I/O特權(quán)級標(biāo)志位IOPL(I/Oprivilegelevelfield)分別位于D14、

D13和D123位

671.4.380386的寄存器1.基本寄存器（1）通用寄存器EAX,EBX,ECX,EDX,ESP,EBP,ESI,EDI，均為32位低16位AX、BX、CX、DX、SP、BP、SI、DI，用法與8086完全相同681.4.380386的寄存器（2）指令指示器EIP和標(biāo)志寄存器EFLAGS

均為32位，它們的低16位即是8086的IP和FLAGS，并可單獨使用（3）段寄存器6個段寄存器：CS,SS,DS,ES,FS,GS,均為16位FS、GS的作用與ES相同段基址與段寄存器的關(guān)系由微處理器80386的工作方式確定691.4.380386的寄存器2.系統(tǒng)寄存器（1）系統(tǒng)地址寄存器全局描述符表寄存器GDTR中斷描述符表寄存器IDTR局部描述符表寄存器LDTR任務(wù)寄存器TR主要用來在保護模式下管理用于生成線性地址和物理地址的４個系統(tǒng)表701.4.380386的寄存器（2）控制寄存器控制寄存器有４個：CR0～CR3，CR1為備用。主要用來進行分頁處理。（3）調(diào)試寄存器

DR0～DR7，主要用來設(shè)置程序的斷點（4）測試寄存器

TR6和TR7，用來進行頁處理711.4.480486的寄存器新增加3個測試寄存器TR3～TR5用于片內(nèi)Cache測試以及浮點處理單元的浮點寄存器

80486除了保留80386的所有標(biāo)志外，在D18位增加了對準檢查標(biāo)志AC(alignmentcheck)72

1.4.5Pentium的寄存器1.基本寄存器731.4.5Pentium的寄存器（1）通用寄存器EAX,EBX,ECX,EDX,ESP,EBP,ESI,EDI，均為32位低16位AX、BX、CX、DX、SP、BP、SI、DI，用法與8086完全相同741.4.5Pentium的寄存器（2）指令指示器EIPEIP是32位的寄存器，它用來存放下一條要執(zhí)行指令的偏移地址低16位即是8086的指令指示器IP，可單獨使用微處理器工作于保護方式下時，EIP是32位的寄存器；工作于實地址方式下時，EIP是16位的指令指示器IP。751.4.5Pentium的寄存器（3）標(biāo)志寄存器EFLAGS761.4.5Pentium的寄存器（4）段寄存器

6個16位段寄存器：CS、SS、DS、ES、FS、GS。在實地址方式，CS、SS、DS和ES的作用與8086相同，F(xiàn)S和GS的作用與ES相同，用來存放段的起始地址即段基址的高16位地址；在虛地址保護方式，段寄存器中存放的是選擇字，CS、SS、DS中的選擇字分別指向當(dāng)前段對應(yīng)的段描述符，ES、FS和GS中的選擇字指向當(dāng)前3個附加數(shù)據(jù)段對應(yīng)的段描述符，由此可以找到當(dāng)前各個段的段基址。771.4.5Pentium的寄存器（4）段寄存器

6個16位段寄存器：CS、SS、DS、ES、FS、GS。在實地址方式，CS、SS、DS和ES的作用與8086相同，F(xiàn)S和GS的作用與ES相同，用來存放段的起始地址即段基址的高16位地址；在虛地址保護方式，段寄存器中存放的是選擇字，CS、SS、DS中的選擇字分別指向當(dāng)前段對應(yīng)的段描述符，ES、FS和GS中的選擇字指向當(dāng)前3個附加數(shù)據(jù)段對應(yīng)的段描述符，由此可以找到當(dāng)前各個段的段基址。781.4.5Pentium的寄存器→到文檔：第1章附繼續(xù)791.580X86的工作方式和

存儲器物理地址的生成801.580X86的工作方式和

存儲器物理地址的生成主要內(nèi)容：存儲器編址存儲器分段和物理地址生成堆棧和棧操作指令81一、存儲器編址存儲器以每8位為一個存儲單元，每一個存儲單元用唯一的一個編號（稱為地址碼）來表示。一個字的兩個單元有各自的地址，處于低地址的字節(jié)的地址為這個字的地址在存儲器中，任何連續(xù)存放的兩個字節(jié)都可以稱為一個字。將偶地址的字稱為規(guī)則字，奇地址的字稱為非規(guī)則字。

例：字2301的地址為0000H，為規(guī)則字；字4523的地址為0001H，為非規(guī)則字。

82物理地址8086：20根地址線，可尋址220(1MB)個存儲單元CPU送到AB上的20位的地址稱為物理地址

二、存儲器分段和物理地址的生成83物理地址物理地址..60000H60001H60002H60003H60004H...12HF0H1BH08H存儲器的操作完全基于物理地址。問題：8086的內(nèi)部總線和內(nèi)部寄存器均為16位，如何生成20位地址？解決：存儲器分段84存儲器分段高地址低地址段基址段基址段基址段基址最大64KB段i-1段i段i+11.1M存儲空間分成若干個邏輯段，每一段64K2.段與段之間可以連續(xù)排列，部分重疊，斷續(xù)排列。85邏輯地址段基地址和段內(nèi)偏移組成了邏輯地址

段地址偏移地址(偏移量)格式為：段地址:偏移地址物理地址=段基地址×16+偏移地址60002H00H12H60000H0000段基地址（16位）段首地址