AI半導(dǎo)體的新結(jié)構(gòu)、新工藝、新材料與投資建議_第1頁(yè)
AI半導(dǎo)體的新結(jié)構(gòu)、新工藝、新材料與投資建議_第2頁(yè)
AI半導(dǎo)體的新結(jié)構(gòu)、新工藝、新材料與投資建議_第3頁(yè)
AI半導(dǎo)體的新結(jié)構(gòu)、新工藝、新材料與投資建議_第4頁(yè)
AI半導(dǎo)體的新結(jié)構(gòu)、新工藝、新材料與投資建議_第5頁(yè)
已閱讀5頁(yè),還剩9頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

半導(dǎo)體行業(yè)現(xiàn)狀:晶圓廠建設(shè)成本加大,AI開支明顯提升在人工智能和汽車電動(dòng)化、智能化的產(chǎn)業(yè)趨勢(shì)下,半導(dǎo)體增長(zhǎng)的邏輯仍在強(qiáng)化,2030年半導(dǎo)體市場(chǎng)規(guī)模有望突破1萬億美元。圖1:2030年半導(dǎo)體市場(chǎng)有望突破1萬億美元資料來源:ASM公司公告、TechInsights、5nm晶圓廠建設(shè)成本高達(dá)54億美元。65nm28005nm5.4億65nm5nm454.圖2:先進(jìn)工藝晶圓廠建設(shè)成本較高,5nm晶圓廠建設(shè)成本約為54億美元資料來源:McKinsey官網(wǎng)、IBS、晶體管微縮、3D堆疊等技術(shù)創(chuàng)新使得CMOS先進(jìn)工藝方面的投資加大,2024-2027年半導(dǎo)體制造設(shè)備市場(chǎng)有望保持持續(xù)增長(zhǎng)。圖3:2024-2027年半導(dǎo)體制造設(shè)備市場(chǎng)有望持續(xù)增長(zhǎng)資料來源:ASM公司公告、TechInsights、Gartner、半導(dǎo)體公司AI/ML(人工智能機(jī)器學(xué)習(xí))有關(guān)的EBIT快速增長(zhǎng),預(yù)計(jì)4年以后有望增加至每年850-950半導(dǎo)體公司每年AI/ML貢獻(xiàn)的EBIT50-802-3350-400億4850-950圖4:預(yù)計(jì)4年后,人工智能對(duì)于半導(dǎo)體產(chǎn)生的EBIT增加至850-950億美元,約占半導(dǎo)體銷售額的20%資料來源:McKinsey官網(wǎng)、AIEBIT380制造業(yè)將在AI/MLAI380圖5:AI對(duì)于半導(dǎo)體制造的EBIT影響最大,約為380億美元資料來源:McKinsey官網(wǎng)、GPUASICDRAMAI圖6:下游工業(yè)、消費(fèi)電子和計(jì)算領(lǐng)域?qū)?yīng)的AI半導(dǎo)體銷售額快速增長(zhǎng)資料來源:ASM公司公告、Gartner、在數(shù)據(jù)中心側(cè)和邊緣側(cè),不同類型芯片的占比不同。在數(shù)據(jù)中心側(cè),推理和訓(xùn)練芯片ASIC芯片占比大幅提升;而在邊緣側(cè)推理芯片GPU大幅提升,訓(xùn)練芯片F(xiàn)PGA占比大幅提升。圖7:在數(shù)據(jù)中心側(cè)和邊緣側(cè),不同類型芯片的占比不同資料來源:McKinsey官網(wǎng)、半導(dǎo)體:新結(jié)構(gòu)、新材料和新工藝隨著半導(dǎo)體晶體管數(shù)量增加,通過引入MPU(微處理器AI圖8:未來AI芯片晶體管數(shù)量增加,并通過引入MPU、增大芯片面積來提升算力優(yōu)先級(jí)資料來源:SUMCO公司公告、新結(jié)構(gòu):晶體管微縮、存儲(chǔ)器件堆疊,使用MIMCAP結(jié)構(gòu)隨著AIFinFET到GAA,再到CFET轉(zhuǎn)變。1999Fn(TFiT為D除了平面FET的短溝道效應(yīng)。但當(dāng)工藝節(jié)點(diǎn)達(dá)到5nm之后,F(xiàn)inFET結(jié)構(gòu)無法提供足夠的靜電控制。GAAFET(Gate-All-AroundFET)把柵極和漏極從鰭片變成了納米線,柵極對(duì)電流的控制力進(jìn)一步提升。據(jù)IMEC20242nmFinFETCFET圖9:器件結(jié)構(gòu)由FinFET到GAA,再到CFET資料來源:KOKUSAIELECTRIC公司公告、GAAFET高帶寬的使用High-k材料和金屬材料,而這些材料和工藝都需要更多的ALD和PVD外延工藝。圖10:GAAFET工藝將會(huì)使用更多ALD和外延工藝資料來源:ASM公司公告、ALD設(shè)備行業(yè)是薄膜沉積市場(chǎng)中增速最快的細(xì)分板塊,隨著器件復(fù)雜性增加、引入3D結(jié)構(gòu),新材料的種類與用量均有所增加。圖11:?jiǎn)喂杵珹LD設(shè)備2020-2025年CAGR為16-20% 圖12:外延設(shè)備2020-2025年CAGR為13-18%資料來源:ASM公司公告、 資料來源:ASM公司公告、芯片使用HBM(HighBandwidthDRAM從平面結(jié)構(gòu)轉(zhuǎn)換為HBMTSV圖13:DRAM從平面結(jié)構(gòu)轉(zhuǎn)換為HBM結(jié)構(gòu)資料來源:SUMCO公司公告、通過將外接電路和存儲(chǔ)陣列晶圓鍵合在一起,3DNAND芯片將具備更高的存儲(chǔ)密度和更快的數(shù)據(jù)傳輸速度,3DNAND的性能明顯提升。圖14:通過將外接電路和存儲(chǔ)陣列鍵合在一起,3DNAND的性能明顯提升資料來源:SUMCO公司公告、隨著3D復(fù)雜器件結(jié)構(gòu),NANDflash增加至500DRAM由2D向3D結(jié)構(gòu)轉(zhuǎn)變,更多采用低溫工藝/復(fù)雜器件結(jié)構(gòu)。圖15:隨著AI半導(dǎo)體的發(fā)展,采用3D堆疊和低溫/復(fù)雜器件結(jié)構(gòu)資料來源:KOKUSAIELECTRIC公司公告、AI半導(dǎo)體增加了MIMCAP(Hf基介質(zhì)層MIMAIMIMCAP放在Graphcore在N7MIM30%。圖16:AI半導(dǎo)體采用MIMCAP來增加存儲(chǔ)資料來源:ASM公司公告、新工藝:FEOL采用HKMG工藝,BEOL采用背面供電工藝(FE、中道M)和后道(E)工藝。ELSiacieareaN型和PBEOL圖17:邏輯器件制造可分為前道(FEOL)、中道(MOL)和后道(BEOL)工藝資料來源:、SNPolySNHKMG(,gateoxide)和電,gateSiON(SiON)的厚度。但隨著SiON這使得高k/Hfk入金屬電極來代替多晶硅。圖18:當(dāng)電壓降低時(shí),需要降低厚度來提升性能,HKMG可以用于持續(xù)微縮資料來源:SKhynix官網(wǎng)、HKMGVddHKMG優(yōu)poly/SiON,SKhynix33%25%。圖19:HKMG可以實(shí)現(xiàn)晶體管柵氧化層厚度減少,并通過提高晶體管速度和Vdd微縮來實(shí)現(xiàn)功率降低資料來源:SKhynix官網(wǎng)、案IR降低了。變得越來越小而增加。英特爾PowerViaIR降低了30%6%。圖20:英特爾采用背面供電技術(shù)路徑,形成了“三明治”結(jié)構(gòu)資料來源:IT之家、新材料:硅材料、Hf、鉬金屬和High-k材料用量增加,封裝基板使用量增大高性能高帶寬的需要使用High-k(High-k)45nmALD10DRAMHigh-KHigh-k圖21:MOS管High-k材料用量有所增多資料來源:ASM公司公告、增加一倍多。圖22:隨著芯片高密度互聯(lián),硅材料用量有所增加資料來源:SUMCO公司公告、從材料端來看,后段制造工藝中鉬金屬會(huì)替代CVD工藝中的鎢以及PVD工藝中的銅金屬,3DNAND中會(huì)更多地使用鉬金屬,而中段工藝將使用鉬金屬作為Via填充材料。圖23:3DNAND中使用Mo 圖24:MOL將使用Mo作為Via填充材料資料來源:《ALDConference》(Se-WonLee,Moo-SungKim,ChangwonLee,SergeiIvanov,AnneliesDelabie,MarleenvanderVeen)、

資料來源:《ALDConference》(Se-WonLee,Moo-SungKim,ChangwonLee,SergeiIvanov,AnneliesDelabie,MarleenvanderVeen)、隨著()3D圖25:FC-BGA搭載更多芯片,通過載板進(jìn)行連接和傳輸 圖26:在3D封裝過程中會(huì)使用更多的封裝基板資料來源:昭和電工公司公告、 資料來源:昭和電工公司公告、投資建議ALDHKMG工藝,high-k3D風(fēng)險(xiǎn)提示下游需求不及預(yù)期、技術(shù)迭代風(fēng)險(xiǎn)、客戶拓展不及預(yù)期、中美貿(mào)易摩擦加劇。相關(guān)報(bào)告匯總報(bào)告類型 標(biāo)題 日期報(bào)告類型 標(biāo)題 日期行業(yè)深度報(bào)告 FPGA的自主開發(fā)現(xiàn)在是什么情況?未來是哪些方向?—“FPGA五問五答”系列報(bào)2023-12-26告五行業(yè)深度報(bào)告 如何理解FPGA商業(yè)模式?龍頭競(jìng)爭(zhēng)優(yōu)勢(shì)的來源?—“FPGA五問五答”系列報(bào)告2023-12-25報(bào)告三行業(yè)深度報(bào)告報(bào)告三行業(yè)深度報(bào)告2042023-11-29行業(yè)深度報(bào)告電子元器件行業(yè):復(fù)盤海外光掩膜行業(yè)龍頭發(fā)展之路,給我們帶來哪些啟示?2023-09-28行業(yè)深度報(bào)告電子行業(yè)2023年中期投資策略:從模式創(chuàng)新到技術(shù)創(chuàng)新,擁抱硬件創(chuàng)新浪潮2023-07-03行業(yè)深度報(bào)告導(dǎo)電膠行業(yè):封測(cè)材料替代進(jìn)行時(shí),看好導(dǎo)電膠領(lǐng)域2023-05-26行業(yè)普通報(bào)告eMaginOLEDXR行業(yè)發(fā)展2023-05-22行業(yè)深度報(bào)告 FPGA在各行業(yè)究竟用在哪里?未來哪個(gè)下游最有機(jī)會(huì)五問五答系列2023-12-25行業(yè)深度報(bào)告 海外硬科技龍頭復(fù)盤研究系列之四:

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論