第二章集成邏輯門(mén)電路

電子技術(shù)數(shù)字電路部分第二章門(mén)電路1第二章集成邏輯門(mén)電路§2.1TTL門(mén)電路§2.2CMOS門(mén)電路§2.3各類門(mén)電路應(yīng)注意的事項(xiàng)§2.4可編程邏輯陣列2數(shù)字集成電路的集成度一塊芯片中含有等效邏輯門(mén)或元器件的個(gè)數(shù)小規(guī)模集成電路

SSI(SmallScaleIntegration)<10門(mén)/片或<100元器件/片中規(guī)模集成電路

MSI(MediumScaleIntegration)10~99門(mén)/片或

100~999元器件/片大規(guī)模集成電路

LSI

(LargeScaleIntegration)

100~9999門(mén)/片或1000~99999元器件/片超大規(guī)模集成電路

VLSI(VeryLargeScaleIntegration)>10000門(mén)/片或

>100000元器件/片32.1TTL集成門(mén)電路（Transistor—TransistorLogic）1、電路結(jié)構(gòu)+VCC(5V)R1uIuo4k

AD1T1T2T3T4DR21.6k

R31k

R4130

Y輸入級(jí)中間級(jí)輸出級(jí)D1—保護(hù)二極管防止輸入電壓過(guò)低。當(dāng)uI<-0.5~-0.7V時(shí)，

D1

導(dǎo)通，uI

被鉗制在-0.5~-0.7V，不可能繼續(xù)下降。因?yàn)镈1只起保護(hù)作用，不參加邏輯判斷，為了便于分析，今后在有些電路中將省去。2.1.1TTL反相器電路組成及工作原理42.工作原理+VCC(5V)R1uIuo4k

AT1T2T3T4DR21.6k

R31k

R4130

Y0V

T1的基極電壓無(wú)法使

T2和T4

的發(fā)射結(jié)導(dǎo)通T1深度飽和T2、T4截止，iC1=0RL拉電流T3、D

導(dǎo)通0V3.6V0V0.7V0V負(fù)載的等效電阻iC15V因?yàn)樗詣t5+VCC(5V)R1uIuo4k

AT1T2T3T4DR21.6k

R31k

R4130

Y假設(shè)T1導(dǎo)通

則T1的集電結(jié)和T2、T4的發(fā)射結(jié)(3個(gè)PN結(jié))導(dǎo)通ebcT1正常放大時(shí):發(fā)射結(jié)正偏，集電結(jié)反偏，即uC>uB>uE現(xiàn)在

:uE>uB>uC

，即發(fā)射結(jié)反偏集電結(jié)正偏

倒置放大iii

=βiib

=(1+βi)ib4.3Vc

e

3.6V1.4V0.7V2.1V61.4V+VCC(5V)R1uIuo4k

AT1T2T3T4DR21.6k

R31k

R4130

YT1倒置放大狀態(tài)假設(shè)T2飽和導(dǎo)通T3、D均截止(設(shè)β1~β4=20)T2飽和的假設(shè)成立0.3ViB21VICS2iB10.7V2.1V思考：D的作用？若無(wú)D，此時(shí)T3可以導(dǎo)通，電路將不能實(shí)現(xiàn)正常的邏輯運(yùn)算因?yàn)?.6ViE17+VCC(5V)R1uIuo4k

AT1T2T3T4DR21.6k

R31k

R4130

YT1倒置放大狀態(tài)T2飽和，T3、D均截止3.62.11.40.7

1T4的工作狀態(tài)：導(dǎo)通放大還是飽和？iB2ICS2iB1iE1iE2iB4iR3又因?yàn)?/p>

T3、D

均截止，即

T4

深度飽和：uO=UCES4≤0.3V（無(wú)外接負(fù)載）若外接負(fù)載RL

：RL+VCC0.3所以83.電壓傳輸特性：1+VCC+5VuI+-uO+-AB0uO

/VuI

/V12341234AB段：uI<0.5V

，uB1<1.3V

，T2、T4截止，T3、D導(dǎo)通。截止區(qū)3.6VBC段：T2開(kāi)始導(dǎo)通(放大區(qū))，T4仍截止。C線性區(qū)D轉(zhuǎn)折區(qū)E飽和區(qū)0.3VCD段：反相器的閾值電壓(或門(mén)檻電壓)DE段：uI>1.4V

，T2、T4飽和導(dǎo)通，T3、D截止。uO=UOL≤0.3V閾值電壓94.輸入端噪聲容限uIuO1G1G21輸出高電平典型值

=3.6V輸出低電平典型值

=0.3V輸入高電平典型值

=3.6V輸入低電平典型值

=0.3VUNH

—允許疊加的負(fù)向噪聲電壓的最大值G2輸入高電平時(shí)的噪聲容限：UNL

—允許疊加的正向噪聲電壓的最大值G2輸入低電平時(shí)的噪聲容限：102.1.2TTL反相器動(dòng)態(tài)特性傳輸延遲時(shí)間1uIuO

50%Uom50%UimtuI0tuO0UimUomtPHL

—輸出電壓由高到低時(shí)的傳輸延遲時(shí)間。tpd

—平均傳輸延遲時(shí)間tPLH

—輸出電壓由低到高時(shí)的傳輸延遲時(shí)間。tPHLtPLH典型值：tPHL=8ns,tPLH=12ns最大值：tPHL=15ns,tPLH=22ns11+VCC+5VR14k

AD2T1T2T3T4DR21.6k

R31k

R4130

Y輸入級(jí)中間級(jí)輸出級(jí)D1BT1—多發(fā)射極三極管e1e2bc等效電路：1.A、B只要有一個(gè)為0

0.3V1VT2、T4截止5VT3、D

導(dǎo)通2.1.3其他類型的TTL輯門(mén)電路一、TTL與非門(mén)0.7VRL3.6V12+VCC+5V4k

AD2T1T2T3T4D1.6k

1k

130

Y輸入級(jí)中間級(jí)輸出級(jí)D1BR1R2R3R43.6V3.6V0.7V1V0.3V4.3V2.1V2.A、B

均為1理論：實(shí)際：T2、T4導(dǎo)通T3、D

截止uO=UCES4≤0.3VTTL與非門(mén)RL+VCC13+VCC+5V4k

AD2T1T2T3T4D1.6k

1k

130

Y輸入級(jí)中間級(jí)輸出級(jí)D1BR1R2R3R4TTL與非門(mén)整理結(jié)果：1110ABY00011011AB&14二、TTL或非門(mén)+VCC+5VR1AD1T1T2T3T4DR2R3R4YR

1BD1

T1

T2

輸入級(jí)中間級(jí)輸出級(jí)1.A、B只要有一個(gè)為1

T2、T4飽和T2

、T3、D

截止uO=0.3V2.1V1V0.3V3.6V0.3VRL+VCC152.A、B

均為0

iB1、i

B1分別流入T1、T

1

的發(fā)射極T2、T

2均截止則T4截止T3、D

導(dǎo)通+VCC+5VR1AD1T1T2T3T4DR2R3R4YR

1BD1

T1

T2

0.3V0.3ViB1i

B1RL輸入級(jí)中間級(jí)輸出級(jí)TTL或非門(mén)5V1V1V3.6V16整理結(jié)果：1000ABY00011011AB≥1+VCC+5VR1AD1T1T2T3T4DR2R3R4YR

1BD1

T1

T2

輸入級(jí)中間級(jí)輸出級(jí)TTL或非門(mén)173、集電極開(kāi)路門(mén)—OC門(mén)(OpenCollectorGate)+VCC+5VR1AD2T1T2T4R2R3YD1B

1.電路組成及符號(hào)+V

CCRC外接YAB&+V

CCRCOC門(mén)必須外接負(fù)載電阻和電源才能正常工作?？梢跃€與連接V

CC根據(jù)電路需要進(jìn)行選擇

2.OC門(mén)的主要特點(diǎn)18線與連接舉例：+VCCAT1T2T4Y1B+VCCCT

1T

2T

4Y2D+V

CCRC+V

CCRCY1AB&G1Y2CD&G2線與YY19三、輸出三態(tài)門(mén)–TSL門(mén)(Three-StateLogic)(1)使能端低電平有效1.電路組成+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3使能端(2)使能端高電平有效1ENYA&BENYA&BENEN20以使能端低電平有效為例：2.三態(tài)門(mén)的工作原理PQP=1（高電平）電路處于正常工作狀態(tài)：

D3

截止，（Y=0或1）+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3使能端21P=0(低電平)D3

導(dǎo)通

T2

、T4截止uQ

≤1VT3、D截止輸出端與上、下均斷開(kāi)+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3可能輸出狀態(tài)：0、1或高阻態(tài)QP—高阻態(tài)記做

Y=Z使能端223.應(yīng)用舉例：(1)用做多路開(kāi)關(guān)YA11EN1ENA21G1G2使能端10禁止使能01使能禁止23(2)用于信號(hào)雙向傳輸A11EN1ENA21G1G201禁止使能10使能禁止24(3)構(gòu)成數(shù)據(jù)總線EN1EN1EN1…G1G2GnA1A2An數(shù)據(jù)總線011…101…110…

注意：任何時(shí)刻，只允許一個(gè)三態(tài)門(mén)使能，其余為高阻態(tài)。255．74LS系列——為低功耗肖特基系列。6．74AS系列——為先進(jìn)肖特基系列，它是74S系列的后繼產(chǎn)品。7．74ALS系列——為先進(jìn)低功耗肖特基系列，是74LS系列的后繼產(chǎn)品。2.1.4TTL電路的改進(jìn)系列1．74系列——為T(mén)TL集成電路的早期產(chǎn)品，屬中速TTL器件。2．74L系列——為低功耗TTL系列，又稱LTTL系列。3．74H系列——為高速TTL系列。4．74S系列——為肖特基TTL系列，進(jìn)一步提高了速度。如圖示。261.CMOS集成電路:廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路

4000系列74HC74HCT74VHC74VHCT速度慢與TTL不兼容抗干擾功耗低74LVC74VAUC速度加快與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低速度兩倍于74HC與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低低(超低)電壓速度更加快與TTL兼容負(fù)載能力強(qiáng)抗干擾功耗低

74系列74LS系列74AS系列74ALS2.TTL集成電路:廣泛應(yīng)用于中大規(guī)模集成電路2.2數(shù)字集成CMOS門(mén)電路簡(jiǎn)介272.2.1CMOS反相器UCCST2DT1AFNMOS管PMOS管CMOS電路28+VDD+10VB1G1D1S1uAuYTNTPB2D2S2G2VSS+-uGSN+-uGSP2.5CMOS門(mén)電路2.5.1CMOS反相器的工作原理一、電路組成及工作原理AY10V+10VuAuGSNuGSPTNTPuY0V<UTN<UTP截止導(dǎo)通10V10V>UTN>UTP導(dǎo)通截止0VUTN=2VUTP=-2V+10VRONPuY

+VDD10VSTNTP+10VRONNuY

+VDD0VSTNTP29二、電壓傳輸特性和電流傳輸特性1.電壓傳輸特性：iD+VDDB1G1D1S1+uI-uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNHAB段：uI<UTN，uO=VDD、iD

0，功耗極小。0uO

/VuI

/VTN截止、TP導(dǎo)通，BC段：TN導(dǎo)通，uO

略下降。CD段：TN、TP均導(dǎo)通。DE、EF段：與

BC、AB段對(duì)應(yīng)，TN、TP的狀態(tài)與之相反。轉(zhuǎn)折電壓指為規(guī)定值時(shí)，允許波動(dòng)的最大范圍。UNL：輸入為低電平時(shí)的噪聲容限。UNH：輸入為高電平時(shí)的噪聲容限。=0.3VDD噪聲容限：302.電流傳輸特性：iD+VDDB1G1D1S1+uI-uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNH0uO

/VuI

/VABCDEF0iD

/mAuI

/VUTH電壓傳輸特性電流傳輸特性AB、EF段：

TN、TP總有一個(gè)為截止?fàn)顟B(tài)，故iD

0。CD段：

TN、Tp

均導(dǎo)通，流過(guò)兩管的漏極電流達(dá)到最大值

iD=iD（max)

。閾值電壓：UTH=0.5VDD（VDD=3~18V）312.5.4其他類型的CMOS門(mén)電路A

BTN1TP1

TN2TP2Y00011011截通截通通通通截截通截截截截通通1110與非門(mén)一、CMOS與非門(mén)uA+VDD+10VVSSTP1TN1TP2TN2ABYuBuYAB&00100111Y=32或非門(mén)二、CMOS或非門(mén)uA+VDD+10VVSSTP1TN1TN2TP2ABYuBuYA

BTN1TP1

TN2TP2Y00011011截通截通通通通截截通截截截截通通1000AB≥10010011133六、CMOS傳輸門(mén)(雙向模擬開(kāi)關(guān))1.電路組成：TPCVSS+VDDIO/uuOI/uuTNCIO/uuOI/uuTG2.工作原理：TN、TP均導(dǎo)通，TN、TP均截止，導(dǎo)通電阻小(幾百歐姆)關(guān)斷電阻大(≥109

)(TG門(mén)—TransmissionGate)342.3.5CMOS電路使用中應(yīng)注意的幾個(gè)問(wèn)題一、CC4000和

C000系列集成電路1.CC4000系列：符合國(guó)家標(biāo)準(zhǔn)，電源電壓為3

18V，功能和外部引線排列與對(duì)應(yīng)序號(hào)的國(guó)外產(chǎn)品相同。2.C4000系列：早期集成電路，電源電壓為7

15V，外部引線排列順序與CC4000不同，用時(shí)需查閱有關(guān)手冊(cè)。傳輸延遲時(shí)間tpd標(biāo)準(zhǔn)門(mén)=100nsHCMOS=9nsHCMOS:54/74系列54/74HC(帶緩沖輸出)54/74HCU(不帶緩沖輸出)54/74HCT(與LSTTL兼容)二、高速CMOS(HCMOS)集成電路35三、CMOS集成電路的主要特點(diǎn)(1)功耗極低。LSI：幾個(gè)μW，MSI：100μW(2)電源電壓范圍寬。CC4000系列：VDD=3~18V(3)抗干擾能力強(qiáng)。輸入端噪聲容限=0.3VDD~0.45VDD(4)邏輯擺幅大。(5)輸入阻抗極高。(6)扇出能力強(qiáng)。扇出系數(shù)：帶同類門(mén)電路的個(gè)數(shù)，其大小反映了門(mén)電路的帶負(fù)載能力。(7)集成度很高，溫度穩(wěn)定性好。(8)抗輻射能力強(qiáng)。(9)成本低。CC4000系列：≥50個(gè)≥36四、CMOS

電路使用中應(yīng)注意的幾個(gè)問(wèn)題1.注意輸入端的靜電防護(hù)。2.注意輸入電路的過(guò)流保護(hù)。3.注意電源電壓極性。5.多余的輸入端不應(yīng)懸空。6.輸入端外接電阻的大小不會(huì)引起輸入電平的變化。與門(mén)、與非門(mén)：接電源或與其他輸入端并聯(lián)或門(mén)、或非門(mén)：接地或與其他輸入端并聯(lián)多余輸入端的處理思考原因？4.輸出端不能和電源、地短接。因?yàn)檩斎胱杩箻O高（≥108

）故輸入電流

0

，電阻上的壓降

0。37集成門(mén)電路使用中應(yīng)注意的幾個(gè)問(wèn)題

TTLCMOS分類工作電源VCC=5VVDD=3

18V輸出電平UOL=0.3VUOH=3.6VUOL

0VUOH

VDD

UTH=0.5VDD

UTH=