交通燈設(shè)計(jì)實(shí)驗(yàn)報(bào)告_第1頁
交通燈設(shè)計(jì)實(shí)驗(yàn)報(bào)告_第2頁
交通燈設(shè)計(jì)實(shí)驗(yàn)報(bào)告_第3頁
交通燈設(shè)計(jì)實(shí)驗(yàn)報(bào)告_第4頁
交通燈設(shè)計(jì)實(shí)驗(yàn)報(bào)告_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

PAGEPAGE5EDA實(shí)驗(yàn)報(bào)告書姓名牛勇清學(xué)號(hào)200807211149實(shí)驗(yàn)時(shí)間2011.05.06課題名稱實(shí)驗(yàn)十十字路口交通管理器設(shè)計(jì)實(shí)驗(yàn)?zāi)康?.掌握EDA的層次化設(shè)計(jì)方法;2.了解用VHDL語言設(shè)計(jì)的思想;3.了解整個(gè)數(shù)字系統(tǒng)的設(shè)計(jì)方法;4.培養(yǎng)學(xué)生綜合應(yīng)用數(shù)字電路中所學(xué)到的理論知識(shí)去獨(dú)立完成設(shè)計(jì)課題的能力;5.通過查閱手冊和文獻(xiàn)資料,培養(yǎng)學(xué)生獨(dú)立分析和解決實(shí)際問題的能力;設(shè)計(jì)要求設(shè)計(jì)一個(gè)十字路口交通管理器,該管理器控制十字路口甲、乙兩條道路的紅黃綠三色燈,指揮車輛和行人安全通過,交通管理器示意圖如圖所示,圖中R1、Y1、G1是甲道紅、黃、綠燈;R2、Y2、G2是乙道紅、黃、綠燈。該交通管理器由控制器和受其控制的3個(gè)定時(shí)器以及六個(gè)交通燈組成,圖中3個(gè)定時(shí)器分別確定甲道和乙道通行時(shí)間t1、t3以及公共的停車(黃燈亮)時(shí)間t2。這三個(gè)定時(shí)器采用以秒信號(hào)為時(shí)鐘的計(jì)數(shù)器來實(shí)現(xiàn),C1、C2、C3分別是這些定時(shí)器的工作使能信號(hào),即當(dāng)C1、C2或C3為1時(shí),相應(yīng)的定時(shí)器開始計(jì)數(shù),W1、W2和W3為定時(shí)計(jì)數(shù)器的指示信號(hào),計(jì)數(shù)器在計(jì)數(shù)過程中,相應(yīng)的指示信號(hào)為0,計(jì)數(shù)結(jié)束時(shí)為1。設(shè)計(jì)思路1編寫記時(shí)程序,30秒的和5秒的2.理清6個(gè)燈的相關(guān)狀態(tài)即G1Y1R1G2Y2R2。1000010100010011000010103.編寫控制部分程序,實(shí)現(xiàn)記時(shí)部分和狀態(tài)轉(zhuǎn)換部分的結(jié)合設(shè)計(jì)原理圖及源程序45秒計(jì)數(shù)器程序:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entityc1isport(clk,c:instd_logic;w1:outstd_logic);endentityc1;architecturebhvofc1issignala:std_logic_vector(5downto0):="101100";beginprocess(clk,a,c)beginifclk'eventandclk='1'thenifc='1'thenifa>="000000"thena<=a-1;w1<='0';elsea<="101100";w1<='1';endif;endif;endif;endprocess;endbhv;5秒計(jì)數(shù)器程序libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entityj2isport(c2:instd_logic;clk:instd_logic;w2:outstd_logic);endj2;architecturesystemofj2issignala:std_logic_vector(2downto0):="101";beginprocess(clk,a)beginifclk'eventandclk='1'thenifc2='1'thenifa>"000"thena<=a-1;w2<='0';elsea<="101";w2<='1';endif;endif;endif;endprocess; endsystem; 控制電路程序libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entitytrafficisport(w1,w2,w3,clk:instd_logic;c3,c2,c1:outstd_logic;q:outstd_logic_vector(5downto0));endentitytraffic;architecturebhvoftrafficistypestatesis(s0,s1,s2,s3);signalcurrent_state:states:=s0;signalnext_state:states:=s0;beginp3:process(clk)beginifclk'eventandclk='1'thencurrent_state<=next_state;endif;endprocessp3;p2:process(current_state)begincasecurrent_stateiswhens0=>q<="100001";c3<='1';c2<='0';c1<='0';ifw3='1'thennext_state<=s1;elsenext_state<=s0;endif;whens1=>q<="010001";c3<='0';c2<='1';c1<='0';ifw2='1'thennext_state<=s2;elsenext_state<=s1;endif;whens2=>q<="001100";c3<='0';c2<='0';c1<='1';ifw1='1'thennext_state<=s3;elsenext_state<=s2;endif;whens3=>q<="001010";c3<='0';c2<='1';c1<='0';ifw2='1'thennext_state<=s0;elsenext_state<=s3;endif;endcase;endprocessp2;endbhv;仿真波形圖實(shí)驗(yàn)結(jié)果問

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論