第20章 組合邏輯電路(下)_第1頁
第20章 組合邏輯電路(下)_第2頁
第20章 組合邏輯電路(下)_第3頁
第20章 組合邏輯電路(下)_第4頁
第20章 組合邏輯電路(下)_第5頁
已閱讀5頁,還剩83頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

第20章組合邏輯電路20.8組合邏輯電路的分析與設計20.9加法器20.10編碼器20.11譯碼器和數(shù)字顯示20.12

數(shù)據(jù)分配器和數(shù)據(jù)選擇器20.13利用中規(guī)模集成芯片設計組合邏輯電路20.14組合邏輯電路中的冒險現(xiàn)象20.15應用舉例20.8

組合邏輯電路的分析與設計

組合邏輯電路:任何時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài),而與該時刻以前的電路狀態(tài)無關。組合邏輯電路框圖X1XnX2Y2Y1Yn......組合邏輯電路輸入輸出20.8.1組合邏輯電路的分析(1)由邏輯圖寫出輸出端的邏輯表達式(2)運用邏輯代數(shù)化簡或變換(3)列邏輯狀態(tài)表(4)分析邏輯功能已知邏輯電路確定邏輯功能分析步驟:例1:分析下圖的邏輯功能(1)寫出邏輯表達式Y(jié)=Y2Y3=AABBAB...AB..AB.A..ABBY1.AB&&&&YY3Y2..(2)應用邏輯代數(shù)化簡Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..(3)列邏輯狀態(tài)表ABY001100111001Y=AB+AB=AB邏輯式(4)分析邏輯功能輸入相同輸出為“0”,輸入相異輸出為“1”,稱為“異或”邏輯關系。這種電路稱“異或”門。

=1ABY邏輯符號(1)寫出邏輯式例2:分析下圖的邏輯功能.A

B.Y=ABAB

.A?B化簡&&11.BAY&A

B

=AB+AB(2)列邏輯狀態(tài)表Y=AB+AB(3)分析邏輯功能

輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”)

,可用于判斷各輸入端的狀態(tài)是否相同。=AB邏輯式

=1ABY邏輯符號=ABABY001100100111例3:分析下圖的邏輯功能Y&&1.BA&C101AA寫出邏輯式:=AC+BCY=AC?BC設:C=1封鎖打開選通A信號BY&&1.BA&C001設:C=0封鎖選通B信號打開例3:分析下圖的邏輯功能B寫出邏輯式:=AC+BCY=AC?BC20.8.2組合邏輯電路的綜合根據(jù)邏輯功能要求邏輯電路設計(1)由邏輯要求,列出邏輯狀態(tài)表(2)由邏輯狀態(tài)表寫出邏輯表達式(3)簡化和變換邏輯表達式(4)畫出邏輯圖設計步驟如下:例1:設計一個三變量奇偶檢驗器。

要求:

當輸入變量A、B、C中有奇數(shù)個同時為“1”時,輸出為“1”,否則為“0”。用“與非”門實現(xiàn)。(1)列邏輯狀態(tài)表(2)寫出邏輯表達式取Y=“1”(或Y=“0”)列邏輯式取Y=“1”對應于Y=1,若輸入變量為“1”,則取輸入變量本身(如A);若輸入變量為“0”則取其反變量(如A)。0000

A

B

C

Y0011010101101001101011001111(3)用“與非”門構(gòu)成邏輯電路在一種組合中,各輸入變量之間是“與”關系各組合之間是“或”關系ABC00100111101111由卡圖諾可知,該函數(shù)不可化簡。0000

A

B

C

Y0011010101101001101011001111(4)邏輯圖YCBA01100111110&&&&&&&&1010例2:

某工廠有A、B、C三個車間和一個自備電站,站內(nèi)有兩臺發(fā)電機G1和G2。G1的容量是G2的兩倍。如果一個車間開工,只需G2運行即可滿足要求;如果兩個車間開工,只需G1運行,如果三個車間同時開工,則G1和G2均需運行。試畫出控制G1和G2運行的邏輯圖。

設:A、B、C分別表示三個車間的開工狀態(tài):

開工為“1”,不開工為“0”;

G1和

G2運行為“1”,不運行為“0”。(1)根據(jù)邏輯要求列狀態(tài)表

首先假設邏輯變量、邏輯函數(shù)取“0”、“1”的含義。

邏輯要求:如果一個車間開工,只需G2運行即可滿足要求;如果兩個車間開工,只需G1運行,如果三個車間同時開工,則G1和G2均需運行。開工“1”不開工“0”運行“1”不運行“0”(1)根據(jù)邏輯要求列狀態(tài)表0111001010001101101001010011100110111000ABC

G1G2(2)由狀態(tài)表寫出邏輯式ABC00100111101111或由卡圖諾可得相同結(jié)果(3)化簡邏輯式可得:10100101001110011011100001110010ABC

G1

G210001101(4)用“與非”門構(gòu)成邏輯電路

由邏輯表達式畫出卡諾圖,由卡圖諾可知,該函數(shù)不可化簡。ABC00100111101111(5)畫出邏輯圖ABCABC&&&&&&&&&G1G220.9

加法器二進制

在數(shù)字電路中,常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的基本結(jié)構(gòu)、工作原理和使用方法。

在數(shù)字電路中,為了把電路的兩個狀態(tài)(“1”態(tài)和“0”態(tài))與數(shù)碼對應起來,采用二進制。二進制:0,1兩個數(shù)碼,“逢二進一”。20.9

加法器加法器:

實現(xiàn)二進制加法運算的電路進位如:0

0

0

0

11+10101010不考慮低位來的進位半加器實現(xiàn)要考慮低位來的進位全加器實現(xiàn)20.9.1半加器

半加:實現(xiàn)兩個一位二進制數(shù)相加,不考慮來自低位的進位。AB兩個輸入表示兩個同位相加的數(shù)兩個輸出SC表示半加和表示向高位的進位邏輯符號:半加器:COABSC

半加器邏輯狀態(tài)表A

B

S

C0000011010101101邏輯表達式邏輯圖&=1..ABSC20.9.2全加器輸入Ai表示兩個同位相加的數(shù)BiCi-1表示低位來的進位輸出表示本位和表示向高位的進位CiSi

全加:實現(xiàn)兩個一位二進制數(shù)相加,且考慮來自低位的進位。邏輯符號:

全加器:AiBiCi-1SiCiCO

CI(1)列邏輯狀態(tài)表(2)寫出邏輯式Ai

Bi

Ci-1

Si

Ci

0000000110010100110110010101011100111111邏輯圖&=1>1AiCiSiCi-1Bi&&半加器構(gòu)成的全加器>1BiAiCi-1SiCiCO

CO

將n個一位全加器串接起來N位全加器

全加器的功能擴展:集成全加器最多為4位,如果要構(gòu)成8位或者更多位的加法器就必須由多片4位全加器串接而成。

4位集成加法器及其擴展20.10

編碼器

把二進制碼按一定規(guī)律編排,使每組代碼具有一特定的含義,稱為編碼。具有編碼功能的邏輯電路稱為編碼器。

n

位二進制代碼有2n

種組合,可以表示2n

個信息。

要表示N個信息所需的二進制代碼應滿足

2n

N20.10.1二進制編碼器將輸入信號編成二進制代碼的電路。2n個n位編碼器高低電平信號二進制代碼(1)分析要求:

輸入有8個信號,即N=8,根據(jù)2n

N的關系,即n=3,即輸出為三位二進制代碼。例:設計一個編碼器,滿足以下要求:(1)將I0、I1、…I78個信號編成二進制代碼。(2)編碼器每次只能對一個信號進行編碼,不允許兩個或兩個以上的信號同時有效。(3)

設輸入信號高電平有效。001011101000010100110111I0I1I2I3I4I5I6I7(2)列編碼表:輸入輸出Y2

Y1

Y0(3)寫出邏輯式并轉(zhuǎn)換成“與非”式Y(jié)2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7(4)畫出邏輯圖10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0將十進制數(shù)0~9編成二進制代碼的電路20.10.2二–

十進制編碼器表示十進制數(shù)4位10個編碼器高低電平信號二進制代碼

列編碼表:四位二進制代碼可以表示十六種不同的狀態(tài),其中任何十種狀態(tài)都可以表示0~9十個數(shù)碼,最常用的是8421碼。000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD碼編碼表

寫出邏輯式并化成“或非”門和“與非”門Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7畫出邏輯圖10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0

法二:十鍵8421碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K

×10S001S12S23S34S45S56S67S78S89S9

當有兩個或兩個以上的信號同時輸入編碼電路,電路只能對其中一個優(yōu)先級別高的信號進行編碼。

即允許幾個信號同時有效,但電路只對其中優(yōu)先級別高的信號進行編碼,而對其它優(yōu)先級別低的信號不予理睬。常用的優(yōu)先編碼器有8線—3線(74LS148、CT54LS148等),10線—4線8421BCD優(yōu)先編碼器(74LS147、CT54LS147、CC40147等)。20.10.3優(yōu)先編碼器CT74LS4147編碼器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111輸入(低電平有效)輸出(8421反碼)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110例:CT74LS147集成優(yōu)先編碼器(10線-4線)T4147引腳圖低電平有效16151413121110912345678CT74LS414774LS148器件管腳描述74LS148真值表編碼器的功能擴展

采用2片74LS148將8線—3線優(yōu)先編碼器擴展為16線—4線優(yōu)先編碼器。20.11

譯碼器和數(shù)字顯示

譯碼是編碼的反過程,它是將代碼的組合譯成一個特定的輸出信號。20.11.1二進制譯碼器8個3位譯碼器二進制代碼高低電平信號狀態(tài)表

例:三位二進制譯碼器(輸出高電平有效)輸入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001輸出寫出邏輯表達式Y(jié)0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC邏輯圖CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000AABBCC3線—8線譯碼器74LS1383線—8線譯碼器74LS138真值表例:利用譯碼器分時將采樣數(shù)據(jù)送入計算機總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門譯碼器工作總線譯碼器工作工作原理:(以A0A1=00為例)000總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門脫離總線數(shù)據(jù)全為“1”總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門譯碼器工作工作原理:(以A0A1=00為例)000脫離總線數(shù)據(jù)全為“1”CT74LS139型譯碼器(a)外引線排列圖;(b)邏輯圖(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1雙2/4線譯碼器A0、A1是輸入端Y0~Y3是輸出端

S

是使能端

輸出SA0A1Y0110000011001101110139功能表

Y1Y2Y3111011101110111CT74LS139型譯碼器雙2/4線譯碼器A0、A1是輸入端Y0~Y3是輸出端

S

是使能端S=0時譯碼器工作輸出低電平有效20.11.2

二-十進制顯示譯碼器

在數(shù)字電路中,常常需要把運算結(jié)果用十進制數(shù)顯示出來,這就要用顯示譯碼器。二十進制代碼譯碼器驅(qū)動器顯示器gfedcba

1.半導體數(shù)碼管

由七段發(fā)光二極管構(gòu)成例:共陰極接法a

b

c

d

e

f

g

01100001101101低電平時發(fā)光高電平時發(fā)光共陽極接法abcgdef+dgfecbagfedcba共陰極接法abcdefg2.七段譯碼顯示器Q3Q2Q1Q0agfedcb譯碼器二十進制代碼(共陰極)100101111117個4位七段顯示譯碼器狀態(tài)表gfedcbaQ3Q2Q1Q0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119輸入輸出顯示數(shù)碼BS204A0A1A2A3CT74LS247+5V來自計數(shù)器七段譯碼器和數(shù)碼管的連接圖510Ω×7abcdefgRBIBILTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT74LS247CT74LS247型譯碼器的外引線排列圖abcdefg動畫20.12

數(shù)據(jù)分配器和數(shù)據(jù)選擇器

在數(shù)字電路中,當需要進行遠距離多路數(shù)字傳輸時,為了減少傳輸線的數(shù)目,發(fā)送端常通過一條公共傳輸線,用多路選擇器分時發(fā)送數(shù)據(jù)到接收端,接收端利用多路分配器分時將數(shù)據(jù)分配給各路接收端,其原理如圖所示。使能端多路選擇器多路分配器發(fā)送端接收端IYD0D1D2D3SA1A0傳輸線A0A1D0D1D2D3S數(shù)據(jù)選擇控制數(shù)據(jù)分配控制20.12.1數(shù)據(jù)選擇器從多路數(shù)據(jù)中選擇其中所需要的一路數(shù)據(jù)輸出。例:四選一數(shù)據(jù)選擇器輸入數(shù)據(jù)輸出數(shù)據(jù)使能端D0D1D2D3WSA1A0控制信號11&111&&&>1YD0D1D2D3A0A1S1000000“與”門被封鎖,選擇器不工作。CT74LS153型4選1數(shù)據(jù)選擇器11&111&&&>1YD0D1D2D3A0A1S01D0000“與”門打開,選擇器工作。由控制端決定選擇哪一路數(shù)據(jù)輸出。選中D0001100CT74LS153型4選1數(shù)據(jù)選擇器動畫由邏輯圖寫出邏輯表達式CT74LS153功能表使能選通輸出SA0A1Y10000001100110D3D2D1D0

1SA11D31D21D11D01W地CT74LS153(雙4選1)2D32D22D12D02WA02SUCC15141312111091613245678

多路選擇器廣泛應用于多路模擬量的采集及A/D轉(zhuǎn)換器中。用2片CT74LS153多路選擇器選擇8路信號若A2A1A0=010,輸出選中1D2路的數(shù)據(jù)信號。CT74LS153(雙4選1)2D32D22D12D02WA02SUCC1514131211109161SA11D31D21D11D01W地13245678A0A1A2116選1數(shù)據(jù)選擇器(1)1A2A1A0A0A1A2(2)≥1YD7D6D1D0D15D14D9D8...D15D14...D9D8...D0D1...D6D7SSABCSY1Y3

用2片CT74LS151型8選1數(shù)據(jù)選擇器構(gòu)成具有16選1功能的數(shù)據(jù)選擇器CT74LS151功能表選通選擇輸出SA0A2W100000D3D2D1D0A20D40D50D60D7000101

00001110011010111174LS151型8選1數(shù)據(jù)選擇器當選擇器輸入地址為n位時

72數(shù)據(jù)選擇器的擴展:用兩片74LS151組成16選一數(shù)據(jù)選擇器。例:用74LS151型8選1數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)式

Y=AB+BC+CA解:將邏輯函數(shù)式用最小項表示

將輸入變量A、B、C分別對應地接到數(shù)據(jù)選擇器的選擇端A2、A1、

A0。由狀態(tài)表可知,將數(shù)據(jù)輸入端D3、D5、

D6、

D7

接“1”,其余輸入端接“0”,即可實現(xiàn)輸出Y,如圖所示。

將輸入變量A、B、C分別對應地接到數(shù)據(jù)選擇器的選擇端A2、A1、

A0。由狀態(tài)表可知,將數(shù)據(jù)輸入端D3、D5、

D6、

D7

接“1”,其余輸入端接“0”,即可實現(xiàn)輸出Y,如圖所示。。CT74LS151功能表選通選擇輸出SA0A2Y100000D3D2D1D0A20D40D50D60D7000101

000011100110101111CT74LS151ABCYSD7D6D5D4D3D2D1D0“1”20.12.2數(shù)據(jù)分配器將一個數(shù)據(jù)分時分送到多個輸出端輸出。數(shù)據(jù)輸入控制信號使能端DY0Y1Y2Y3SA1A0數(shù)據(jù)輸出端確定芯片是否工作確定將信號送到哪個輸出端數(shù)據(jù)分配器的功能表Y3Y2Y1Y0使能控制輸出SA0A110000001100110D000

00D00000D00000D20.13利用中規(guī)模集成芯片設計組合邏輯電路如果需要實現(xiàn)的邏輯函數(shù)表達式與某種中規(guī)模集成器件的邏輯函數(shù)表達式形式上完全一致,則使用這種器件最方便。如果需要實現(xiàn)的邏輯函數(shù)其變量數(shù)比中規(guī)模集成器件的輸入變量少,則只需將中規(guī)模集成器件的多余輸入端作適當?shù)奶幚?固定為1或固定為0)。如果需要實現(xiàn)的邏輯函數(shù)其變量數(shù)比中規(guī)模集成器件的輸入變量多,則可通過將中規(guī)模集成器件進行擴展的方法來實現(xiàn)。20.13.1利用譯碼器來實現(xiàn)組合邏輯函數(shù)利用譯碼器實現(xiàn)一組多輸出函數(shù)解:第一步選取相應器件這是一組3變量的多輸出函數(shù),因此可選用3—8線譯碼器。20.13.1利用譯碼器來實現(xiàn)組合邏輯函數(shù)第二步將輸出函數(shù)寫成最小項標準型,并進

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論