集成運(yùn)放的基礎(chǔ)知識(shí)

集成運(yùn)放的基礎(chǔ)知識(shí)21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院1第1頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院2運(yùn)放電路是各種電子電路中最基本的組成部分。

引言集成運(yùn)算放大器ICOperationalAmplifer（縮寫為OP-Amp）簡稱為集成運(yùn)放，它是二十世紀(jì)六十年代發(fā)展起來的一種高增益直接耦合放大器。

集成運(yùn)放與其它集成電路一樣，經(jīng)歷了小、中、大和超大規(guī)模集成電路的發(fā)展階段。

集成運(yùn)放是目前模擬集成電路中發(fā)展最快、品種最多、應(yīng)用最廣泛一種模擬集成電子器件。

集成運(yùn)放配上不同的外圍器件，可構(gòu)成功能和特性完全不同各種的集成運(yùn)放電路，簡稱運(yùn)放電路。第2頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院31.1集成運(yùn)放的基本組成電路1.1.1差動(dòng)輸入電路1.1.2恒流源電路1.1.3有源負(fù)載電路1.1.4雙端變單端電路1.1.5直流電平位移電路1.1.6互補(bǔ)推挽輸出電路第3頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院41.1.1差動(dòng)輸入電路1.差動(dòng)放大電路的基本特性圖1-1-1差動(dòng)放大電路的基本形式圖1-1-2差模輸入交流等效電路第4頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院5(1)輸入差模信號(hào)時(shí)（即ui1

=-ui2）電壓增益為

若是單端輸出時(shí)，該電路的電壓增益將減半：電壓增益為

RL是放大器的負(fù)載電阻。第5頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院6單管共射放大器的源電壓增益為

差模輸入時(shí)，放大器兩輸入端之間的差模入電阻Rd是單管放大器的兩倍，即圖1-1-3單管共射放大器的低頻小信號(hào)等效電路us1Rs1+-+-ui1RbrbeibbibRcRL+-uo1bceRd=2(Rd//rbe)≈2rbe當(dāng)

很大時(shí)當(dāng)工作電流很小時(shí)第6頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院7由三極管射極電流與e－b結(jié)電壓的關(guān)系式晶體管的跨導(dǎo)為同理可得雙極型差動(dòng)放大器的等效跨導(dǎo)表示式為式中Ic為每單邊三極管的集電極電流第7頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院8差動(dòng)放大器在差動(dòng)輸入時(shí)，其跨導(dǎo)與單管時(shí)相同由此，可得到差動(dòng)放大器電壓增益的近似式為在室溫情況下，可進(jìn)一步近似為上式中，Io1為差動(dòng)放大器的恒流源電流。顯然，放大器電壓增益是與其工作電流成正比。

第8頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院9(2)共模輸入信號(hào)時(shí)圖1-1-4共模輸入的差動(dòng)放大器當(dāng)差動(dòng)輸出時(shí)，共模抑制比（即差動(dòng)放大器差模增益與共模增益之比）表示式為第9頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院102.差動(dòng)放大器的輸入失調(diào)及其漂移多數(shù)集成運(yùn)放的輸入級(jí)都采用差動(dòng)放大器形式。輸入級(jí)的失調(diào)是整個(gè)運(yùn)放輸入失調(diào)的主要來源，因此，減小差動(dòng)放大器的輸入失調(diào)是很重要的。(1)差動(dòng)放大器的輸入失調(diào)電壓及其漂移在實(shí)際的差動(dòng)放大器中，當(dāng)差動(dòng)輸出電壓為零時(shí)，輸入端所加的直流補(bǔ)償電壓的大小稱為差動(dòng)放大器的輸入失調(diào)電壓。第10頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院11圖1-1-5分析差動(dòng)放大器失調(diào)電壓的示意圖引起差動(dòng)放大器輸出電壓不平衡的因素有三個(gè):對(duì)差動(dòng)放大器，當(dāng)差動(dòng)輸出電壓為零時(shí)，應(yīng)有①VT1、VT2的UBE相同時(shí)，它們的射極電流不相等。是由于VT1、VT2的反向飽和電流Is1、Is2不匹配的結(jié)果。②VT1、VT2的集電極電阻Rc1、Rc2的不匹配。③VT1、VT2的電流增益β1、β2的

不匹配。第11頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院12計(jì)算可得，差動(dòng)放大器的輸入失調(diào)電壓Uos為：上式的三項(xiàng)分別對(duì)應(yīng)于上述三項(xiàng)因素，一般情況下，時(shí)VT1、VT2的UBE之差很小，可忽略。稱為差分對(duì)管本身的輸入失調(diào)電壓表示：忽略電阻溫度系數(shù)差值時(shí)，Uos的溫漂主要決定于的溫漂。式中第一項(xiàng)可用相等射極電流第12頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院13差動(dòng)放大器的輸入失調(diào)電壓的溫度系數(shù)為對(duì)應(yīng)1mV的Uos，室溫時(shí)它的溫度系數(shù)約3.3mV/℃。(2)差動(dòng)放大器的輸入失調(diào)電流及其漂移差動(dòng)放大器的輸出直流電壓等于零時(shí)，兩輸入端所加偏置電流的差值即為其輸入失調(diào)電流Ios。引起Ios的原因是：為使這些偏差等于零，差分對(duì)管的基極注入電流將發(fā)生偏差。①晶體管的

不對(duì)稱，使基極注入電流產(chǎn)生偏差；②集電極負(fù)載電阻不對(duì)稱，引起輸出電壓偏差。第13頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院14Ios的表示式為當(dāng)不考慮電阻溫度的偏差時(shí)，Ios的溫度系數(shù)表示為：當(dāng)工作溫度大于25℃時(shí)，其值約-0.005/℃。當(dāng)工作溫度小于25℃時(shí)，其值約-0.015/℃。注意：上述討論中均假設(shè)差分對(duì)管處于同樣溫度環(huán)境中。實(shí)際應(yīng)用時(shí)，因電路中有些元件功耗較大，芯片存在溫度梯度，故輸入差分對(duì)管溫度環(huán)境可能有差別，它將使差動(dòng)放大級(jí)輸入失調(diào)增加。第14頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院153.集成運(yùn)放的輸入級(jí)集成運(yùn)放的許多性能指標(biāo)主要取決于差動(dòng)輸入級(jí)。(1)普通差動(dòng)放大電路普通差放電路作為集成運(yùn)放的輸入級(jí)時(shí)，其優(yōu)點(diǎn)是電路結(jié)構(gòu)簡單，容易匹配，因此輸入失調(diào)電壓小。例如：輸入失調(diào)及其漂移、輸入阻抗、共模抑制比、最大差模輸入電壓和共模輸入電壓范圍等。輸入級(jí)的改進(jìn)便成為各代集成運(yùn)放的重要標(biāo)志。它廣泛用于早期產(chǎn)品和第一代集成運(yùn)放中。

第15頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院16第一代集成運(yùn)放

如國產(chǎn)的F001（5G922）、F004（5G23）以及國外的

A709等。輸入阻抗低，約為50k到300k；失調(diào)電流，約為100nA；最大差模輸入電壓低，不超過7V；差模輸入電壓范圍也較小，常為10V；電壓增益不高，約為30到100倍。缺點(diǎn)是：第16頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院17(2)共集－共基差動(dòng)放大器圖1-1-6共集－共基差動(dòng)放大器由兩級(jí)差動(dòng)放大電路組成第1級(jí)由高

的NPN管VT1、VT2接成共集組態(tài)差動(dòng)放大電路，VT3、VT4為其發(fā)射極負(fù)載。第2級(jí)由高反壓的橫向PNP管VT5、VT6接成共基組態(tài)差動(dòng)放大電路。第17頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院18用于第二代集成運(yùn)放中。如：國產(chǎn)的F007、5G24、F741，國外的A741、AD741等。特點(diǎn)：因輸入為共集電路，所以提高了輸入阻抗；

VT3、VT4為共基電路，由于輸出阻抗高，因此可用大負(fù)載以提高電壓增益。由于VT3和VT4的IB以及VT1和VT2的IC合用一個(gè)恒流源，即IB+IC=常數(shù)，提高了共模抑制比。最突出的特點(diǎn)是采用了高反壓的橫向管，使得最大差模輸入電壓UdM

可達(dá)

30V。第18頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院19(3)超

管差動(dòng)放大電路圖1-1-7超β管差動(dòng)放大電路

用

=2000?10000超

管作差動(dòng)放大電路，使差動(dòng)輸入級(jí)的基極偏置電流減小一個(gè)數(shù)量級(jí)，這是集成運(yùn)放在低漂移性能上重大突破。第三代集成運(yùn)放主要特點(diǎn)是采用了超

管的差動(dòng)輸入級(jí)。如：國產(chǎn)的4E325；國外的AD508L。第19頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院20(4)場效應(yīng)管差動(dòng)放大電路圖1-1-8場效應(yīng)管差動(dòng)放大電路因場效應(yīng)管的柵極電流比三極管的基極電流小三、四個(gè)數(shù)量級(jí)，因此在需要高輸入阻抗和低偏置電流等的情況下，常采用場效應(yīng)管作差動(dòng)輸入級(jí)。輸入阻抗高達(dá)1012

。

例如：國外的

A740等。缺點(diǎn)：輸入失調(diào)電壓較大。第20頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院211.1.2恒流源電路在集成運(yùn)放中，廣泛采用恒流源電路，作為各級(jí)電路的恒流偏置和有源負(fù)載。1.鏡像恒流源基本電路圖1-1-9鏡像恒流源的基本電路VT1、VT2是匹配對(duì)管即

足夠大時(shí)有Io≈Ir，所以稱為電流鏡電路。第21頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院22圖1-1-10減小β對(duì)Io影響的恒流源輸出電流為：

1≈

2

2.改進(jìn)型鏡像恒流源電路(1)減小

對(duì)Io影響的恒流源與基本電路相比，此處

的變化對(duì)Io的影響要小得多。第22頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院23圖1-1-11Io與Ir不同比例的恒流源即（2）Io與Ir不同比例的恒流源

當(dāng)VT1、VT2中電流是同數(shù)量級(jí)時(shí)，其UBE可認(rèn)為近似相等，故有（假設(shè)三極管的

足夠大）：

調(diào)節(jié)R1、R2的比值，可獲得不同的Io輸出。第23頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院24

3.多路輸出的恒流源圖1-1-12多路輸出的恒流源

當(dāng)VT1、VT2、······、VTn等各三極管完全對(duì)稱時(shí)，輸出電流I1、······、In等各電流近似相等。第24頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院251.1.3有源負(fù)載電路1.有源集電極負(fù)載電路圖1-1-13

有源集電極負(fù)載放大器單管共發(fā)射極放大器電壓增益表達(dá)式為利用三極管恒流源來代替集電極負(fù)載電阻。第25頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院262.有源負(fù)載差動(dòng)放大電路圖1-1-14有源負(fù)載差動(dòng)放大器VT3、VT4組成鏡像恒流源。它們的集電極電位均可以浮動(dòng)，所以Ic3、Ic4均可變化，但始終保持相等。常由VT4集電極輸出，rCE4作為差動(dòng)放大器的負(fù)載，由于rCE4很高，所以差動(dòng)放大器增益也很高。第26頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院27圖1-1-15雙端變單端電路1.1.4雙端變單端電路集成運(yùn)放是一個(gè)雙端輸入、單端輸出的器件，所以它的內(nèi)部電路必需有一個(gè)由差動(dòng)放大雙端輸入轉(zhuǎn)換為單端輸出的過程。圖示電路的功能是將差動(dòng)放大級(jí)的雙端輸入信號(hào)ui1、ui2轉(zhuǎn)換為單端輸出uo

，采用恒流源負(fù)載提高電路的增益。第27頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院28圖1-1-16恒流源電平位移電路

1.采用恒流源完成電平位移1.1.5直流電平位移電路由于恒流源的直流內(nèi)阻Ro很小，交流內(nèi)阻ro很大，當(dāng)R1>>Ro和R1<<ro時(shí)，輸出端的直流電平U2比輸入端的直流電平U1降低很多，即U2<<U1。而輸出端的交流電壓u2只比輸入端的交流電壓u1減小很少，即u2≈u1。所以，滿足了在不損失交流電壓的情況下，降低了直流電平。第28頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院29圖1-1-17用PNP管完成電平位移的電路2.利用PNP管完成電平位移因PNP管組成共射放大電路時(shí)，為使三極管工作在放大區(qū)，集電極電平必須低于基極電平。所以，在NPN管多級(jí)直流放大電路中，插入一級(jí)PNP管共射放大電路，可完成直流電平位移，并具有一定放大功能。第29頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院301.1.6互補(bǔ)推挽輸出電路

對(duì)集成運(yùn)放輸出級(jí)的要求是：①具有很低的輸出電阻和較高的輸入電阻；②具有一定的輸出功率；③具有盡可能高的效率；④具有過流和過壓保護(hù)措施等。通常采用射隨器作集成運(yùn)放輸出級(jí)。第30頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院311.互補(bǔ)推挽輸出電路圖1-1-18基本互補(bǔ)推挽輸出電路VT2、VT3組成互補(bǔ)射隨器電路，Io為VT1的有源集電極負(fù)載。優(yōu)點(diǎn)：效率高，管耗小，有利于降低結(jié)溫，延長管子壽命，減小散熱器體積。缺點(diǎn)：在輸出信號(hào)uo的波形中帶有交越失真。第31頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院322.克服交越失真的互補(bǔ)推挽輸出電路圖1-1-19克服交越失真的互補(bǔ)推挽輸出電路VT4、R1、R2組成固定恒壓偏置電路(稱VBE擴(kuò)大電路)，為VT2、VT3基極提供固定偏壓，克服了交越失真。第32頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院333.具有過載保護(hù)的互補(bǔ)推挽輸出電路圖1-1-20具有過載保護(hù)的互補(bǔ)推挽輸出電路由Re2、Re3、VD1、VD2組成限流型保護(hù)電路。第33頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院341.2集成運(yùn)放的基本構(gòu)成和表示符號(hào)1.2.1集成運(yùn)放的基本構(gòu)成1.2.2通用型集成運(yùn)放內(nèi)部電路簡介1.2.3集成運(yùn)放的表示符號(hào)及其引出端第34頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院35圖1-2-1集成運(yùn)放內(nèi)部電路方框圖1.2.1集成運(yùn)放的基本構(gòu)成四個(gè)基本組成環(huán)節(jié)：輸入級(jí)、中間級(jí)、輸出級(jí)和各級(jí)偏置電路。對(duì)于高性能、高精度等特殊集成運(yùn)放，還要增加有關(guān)部分的單元電路。例如：溫度控制電路、溫度補(bǔ)償電路、內(nèi)部補(bǔ)償電路、過流或過熱保護(hù)電路、限流電路、穩(wěn)壓電路等。第35頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院361.輸入級(jí)為了提高集成運(yùn)放的輸入電阻、減小失調(diào)電壓和偏置電流、提高差模和共模輸入電壓范圍等性能，集成運(yùn)放的輸入級(jí)的差動(dòng)輸入放大電路，常采用超

管、達(dá)林頓復(fù)合管、串聯(lián)互補(bǔ)復(fù)合管、場效應(yīng)管等。為了獲得較高的增益，減少內(nèi)部電路的補(bǔ)償要求，在差動(dòng)輸入放大級(jí)中，還采用有源負(fù)載或恒流源負(fù)載。輸入級(jí)的保護(hù)電路也是不可缺少的。第36頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院372.中間級(jí)中間級(jí)常采用電平位移電路，將電平移動(dòng)到地電平，電路多采用恒流源、橫向PNP管、穩(wěn)壓管、正向二極管鏈、電阻降壓電路等。從雙端變單端的變換，常采用并聯(lián)電阻負(fù)反饋、有源負(fù)載、電流負(fù)反饋、PNP管等方法。為提高共模抑制能力、提高差模增益和提供穩(wěn)定的內(nèi)部工作電流，實(shí)際電路中廣泛采用各種恒流源電路，如穩(wěn)壓管恒流源、鏡像恒流源、多集電極恒流源、場效應(yīng)管恒流源等。第37頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院384.偏置電路其作用是給各級(jí)電路提供所需的電源電壓。3.輸出級(jí)輸出級(jí)應(yīng)輸出以零電平為中心、有一定大小電流正負(fù)電壓，并能與中間電壓放大級(jí)和負(fù)載進(jìn)行匹配，所以常采用各種形式的互補(bǔ)推挽輸出放大電路。為保證得到大電流和高電壓輸出，輸出級(jí)電路中還使用復(fù)合三極管結(jié)構(gòu)形式和耐高壓共基共射電路等。輸出級(jí)設(shè)有保護(hù)電路，以保護(hù)輸出級(jí)不致?lián)p壞。有些集成運(yùn)放中還設(shè)有過熱保護(hù)等。第38頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院391.741型通用集成運(yùn)放簡介1.2.2通用型集成運(yùn)放內(nèi)部電路簡介

以741型通用集成運(yùn)放和14573CMOS程控四運(yùn)放為例，簡單介紹集成運(yùn)放的構(gòu)成原理。741型集成運(yùn)放，如：F741、F007、5G24、

A741、AD741等，是第二代集成運(yùn)放的典型代表。下面以A741為例，簡單介紹集成運(yùn)放的構(gòu)成原理。第39頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院40(1)

A741集成運(yùn)放內(nèi)部電路圖第40頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院41三極管VT1?VT7和電阻R1?R3組成輸入級(jí)。

VT1、VT2和VT3、VT4組成互補(bǔ)差分輸入放大級(jí)，VT5、VT6充當(dāng)有源負(fù)載。VT7和R2組成射極輸出器，其作用如下：①為VT5、VT6提供偏流；②將VT3集電極的變化傳遞到VT6基極，使單端輸出下具有雙端輸出的增益。③使VT3、VT4的集電極負(fù)載趨于平衡。第41頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院42VT16、VT17和它的有源負(fù)載VT13組成中間放大級(jí)。這一級(jí)具有較高的增益，并完成電平移動(dòng)。為了運(yùn)放閉環(huán)工作的穩(wěn)定性，在VT16管集電極和基極間接入30pF積分校正電容。第42頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院43輸出級(jí)VT14、VT20組成互補(bǔ)對(duì)稱輸出電路；VT21

為激勵(lì)級(jí)；VT18、VT19為VT14、VT20提供初始偏壓。VT15、VT24、R9、R10組成過載保護(hù)電路。第43頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院44偏置電路

VT8和VT9、VT12和VT13、

VT22和VT23分別是鏡像電流源，VT10和VT11、R4

構(gòu)成微型電流源。第44頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院45(2)通用型741型集成運(yùn)放的性能特點(diǎn)F741是采用硅外延平面工藝制作的單片式高增益運(yùn)放，有很寬的輸入共模電壓范圍，不會(huì)在使用中出現(xiàn)“阻塞”，在積分電路、求和電路以及通常的反饋放大電路中使用都不需要補(bǔ)償電容:①采用頻率內(nèi)補(bǔ)償；②具有短路保護(hù)功能；③具有失調(diào)電壓調(diào)整能力；④具有很高的輸入差模電壓和共模電壓范圍；⑤無阻塞現(xiàn)象；⑥功耗較低，電源電壓適應(yīng)范圍較寬。第45頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院46

2.14573CMOS程控四運(yùn)放簡介14573CMOS程控四運(yùn)放，如5G14573、MC14573等，是一種CMOS通用四運(yùn)放。

(1)14573集成運(yùn)放的簡化電路第46頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院47輸入級(jí)由差分電路組成偏置電路輸出級(jí)第47頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院48優(yōu)點(diǎn)：放大能力很強(qiáng)。缺點(diǎn)：輸出電阻大，載能力差。但是這種電路一般所帶負(fù)載多是同類CMOS電路，CMOS電路的輸入電阻大，且多數(shù)CMOS集成運(yùn)放主要用作LSI電路的片上電路，只需具有帶幾pF的小電容負(fù)載的能力即可，有的輸入端甚至無需引出外線，所以輸入保護(hù)電路亦無必要。第48頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院49(2)14573CMOS程控四運(yùn)放的性能特點(diǎn)輸入電阻大；差模輸入電壓范圍大，一般為－0.5～VDD+0.5V；電源電壓范圍大，可以單電源供電(3.0～15V)，也可以雙電源供電(±1.5V～±7.5V)，且正負(fù)電源可以不對(duì)稱；具有良好的匹配和溫度跟蹤特性；電流源電路可以由外部程控；當(dāng)恒流源有電流時(shí)，電路進(jìn)入工作狀態(tài)，改變偏置電流，可以改變運(yùn)放參數(shù)，沒有偏置時(shí)便處于截止?fàn)顟B(tài)。第49頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院501.2.3集成運(yùn)放的表示符號(hào)及其引出端1.集成運(yùn)放的封裝形式及管腳排列主要有兩類：雙列直插封裝和金屬圓帽封裝。圖1-2-4雙列直插封裝引腳排列圖(頂視圖)圖1-2-5金屬圓帽封裝引腳排列圖(底視圖)第50頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院512.集成運(yùn)放的表示符號(hào)及引出端(1)集成運(yùn)放的表示符號(hào)(2)集成運(yùn)放的引出端有五類引出端，分別是：兩個(gè)輸入端、一個(gè)輸出端、電源端、調(diào)零端、相位補(bǔ)償端。uou-u++-+A+-u-u+uo第51頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院52(3)說明集成運(yùn)放輸入端、輸出端、電源端在電路符號(hào)上標(biāo)示的位置比較固定，而調(diào)零端、相位補(bǔ)償端則不同，可在兩斜邊的任意位置標(biāo)出。畫原理圖時(shí)，只標(biāo)出兩個(gè)輸入端和一個(gè)輸出端，而將電源端、調(diào)零端、相位補(bǔ)償端略去。必要時(shí)可標(biāo)出所需說明的引出端，如調(diào)零端等。在用于施工圖中，必須將全部引出端和所連元件、連接方式完整地表示出來，并在相應(yīng)的引出端標(biāo)出器件管腳的編號(hào)，在其電路符號(hào)內(nèi)標(biāo)出集成運(yùn)放的型號(hào)和編號(hào)。第52頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院53圖1-2-7BG305用作反相放大器時(shí)的實(shí)際接線圖第53頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院541.3集成運(yùn)放的主要參數(shù)和分類1.3.1集成運(yùn)放的主要直流參數(shù)1.3.2集成運(yùn)放的主要交流參數(shù)1.3.3集成運(yùn)放的分類第54頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院551.3.1集成運(yùn)放的主要直流參數(shù)1.輸入失調(diào)電壓Uos為了使集成運(yùn)放在零輸入時(shí)達(dá)到零輸出，需在其輸入端加一個(gè)直流補(bǔ)償電壓，這個(gè)直流補(bǔ)償電壓的大小即為輸入失調(diào)電壓，兩者的方向相反。輸入失調(diào)電壓一般是mV數(shù)量級(jí)。采用雙極型三極管作為輸入級(jí)的運(yùn)放，其Uos約為1～10mV；采用場效應(yīng)管作為輸入級(jí)的集成運(yùn)放，其Uos大的多；而對(duì)于高精度、低漂移型的集成運(yùn)放，其Uos的值一般很小。第55頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院562.輸入失調(diào)電壓的溫度系數(shù)

Uos/T3.輸入偏置電流IB在一確定的溫度變化范圍內(nèi)，失調(diào)電壓的變化與溫度變化的比值定義為輸入失調(diào)電壓的溫度系數(shù)。一般集成運(yùn)放輸入失調(diào)電壓的溫度系數(shù)約為10~20

V/℃；而高精度、低漂移集成運(yùn)放的溫度系數(shù)在1V/℃以下。當(dāng)集成運(yùn)放的輸入電壓為零，輸出電壓也為零時(shí)，其兩個(gè)輸入端偏置電流平均值定義為輸入偏置電流。兩個(gè)輸入端的偏置電流分別記為IB+、IB-，而IB表示為第56頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院57對(duì)雙極型三極管輸入的，IB約為10nA~1

A左右；對(duì)場效應(yīng)管輸入的，IB一般小于1nA。4.輸入失調(diào)電流Ios當(dāng)集成運(yùn)放的輸入電壓為零，輸出電壓也為零時(shí)，兩個(gè)輸入偏置電流的差值，稱為輸入失調(diào)電流。一般來說，偏置電流越大，其輸入失調(diào)電流也越大。即第57頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院58輸入偏置電流和輸入失調(diào)電流的溫度系數(shù)，分別用

IB/T和

Ios/T來表示。由于輸入失調(diào)電壓、輸入失調(diào)電流以及輸入偏置電流均為溫度的函數(shù)，所以產(chǎn)品手冊(cè)中均應(yīng)注明這些參數(shù)的測試溫度。需要指出的是，上述各參數(shù)均與電源電壓以及集成運(yùn)放輸入端所加的共模電壓值有關(guān)。手冊(cè)中的參數(shù)一般是指在標(biāo)準(zhǔn)電源電壓值以及零共模輸入電壓下的測試值。第58頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院595.差模開環(huán)直流電壓增益Aud實(shí)際集成運(yùn)放的差模開環(huán)電壓增益是頻率函數(shù)，手冊(cè)中的差模開環(huán)電壓增益均指直流(或低頻)開環(huán)電壓增益。大多數(shù)均大于104倍以上。集成運(yùn)放工作于線性區(qū)時(shí)，差模電壓輸入后，其輸出電壓變化

Uo與差模輸入電壓變化Uid的比值，稱為差模開環(huán)電壓增益，即：或第59頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院606.共模擬制比CMRR集成運(yùn)放工作于線性區(qū)時(shí)，其差模電壓增益Aud與共模電壓增益Auc之比稱為共模抑制比，即與差模開環(huán)電壓增益類似，CMRR也是頻率的函數(shù)。集成運(yùn)放手冊(cè)中給出的參數(shù)值均指直流（或低頻）時(shí)的CMRR。多數(shù)在80dB以上?；虻?0頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院617.電源電壓抑制比PSRR集成運(yùn)放工作于線性區(qū)時(shí)，輸入失調(diào)電壓隨電源電壓改變的變化率稱為電源電壓抑制比：若以分貝為單位，表示為若PSRR為100dB，相當(dāng)于10

V/V。一般低漂移集成運(yùn)放PSRR為90~100dB，相當(dāng)于2~20V/V。需說明的是，對(duì)于有些集成運(yùn)放，其正負(fù)電源電壓抑制比并不相同，使用時(shí)應(yīng)注意。第61頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院628.輸出峰－峰電壓Uopp9.最大共模輸入電壓UicM指在特定負(fù)載條件下，集成運(yùn)放能輸出的最大電壓幅度。正、負(fù)向的電壓擺幅往往并不相同。當(dāng)集成運(yùn)放的共模抑制特性顯著變壞時(shí)的共模輸入電壓即為最大共模輸入電壓。目前大多數(shù)集成運(yùn)放正、負(fù)電壓擺幅均大于10V。有時(shí)將共模抑制比（在規(guī)定的共模輸入電壓時(shí)）下降6dB時(shí)所加的共模輸入電壓值，作為最大共模輸入電壓。第62頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院6310.最大差模輸入電壓UidM是集成運(yùn)放兩輸入端所允許加的最大電壓差。當(dāng)差模輸入電壓超過此電壓值時(shí)，集成運(yùn)放輸入級(jí)的三極管將被反向擊穿，甚至損壞。1.開環(huán)帶寬BW集成運(yùn)放的開環(huán)電壓增益下降3dB(或直流增益的0.707倍)時(shí)所對(duì)應(yīng)的信號(hào)頻率稱為開環(huán)帶寬。1.3.2集成運(yùn)放的主要交流參數(shù)第63頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院642.單位增益帶寬GW指集成運(yùn)放在閉環(huán)增益為1倍狀態(tài)下，當(dāng)用正弦小信號(hào)驅(qū)動(dòng)時(shí)，其閉環(huán)增益下降至0.707倍時(shí)頻率。當(dāng)集成運(yùn)放的頻率特性具有單極點(diǎn)響應(yīng)時(shí)，其單位增益帶寬可表示為GW=Audf當(dāng)集成運(yùn)放具有多極點(diǎn)的頻率響應(yīng)時(shí)，其單位增益帶寬與開環(huán)帶寬沒有直接關(guān)系，此時(shí)采用增益帶寬乘積參數(shù)表示。集成運(yùn)放閉環(huán)工作時(shí)的頻率響應(yīng)主要決定于單位增益帶寬。第64頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院65

注意：3.轉(zhuǎn)換速率(或電壓擺率)SR這兩個(gè)頻率參數(shù)均指集成運(yùn)放小信號(hào)工作時(shí)頻率特性。此時(shí)的小信號(hào)輸出范圍約為00~200mV。當(dāng)集成運(yùn)放處在大信號(hào)工作時(shí)，其輸入級(jí)將工作于非線性區(qū)，這時(shí)集成運(yùn)放的頻率特性將會(huì)發(fā)生明顯變化。在額定的負(fù)載條件下，當(dāng)輸入階躍大信號(hào)時(shí)，集成運(yùn)放輸出電壓的最大變化率稱為轉(zhuǎn)換速率。

見下圖（圖1-3-1）。第65頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院66圖1-3-1轉(zhuǎn)換速率

SR的定義的通常，集成運(yùn)放手冊(cè)中所給出的轉(zhuǎn)換速率均指閉環(huán)增益為1倍時(shí)的值。實(shí)際上，在轉(zhuǎn)換期內(nèi)，集成運(yùn)放輸入級(jí)處于開關(guān)工作狀態(tài)，所以集成運(yùn)放反饋回路不起作用，也即集成運(yùn)放轉(zhuǎn)換速率與其閉環(huán)增益無關(guān)。反相和同相應(yīng)用時(shí)轉(zhuǎn)換速率是不一樣。普通運(yùn)放轉(zhuǎn)換速率約為1V/

s以下。高速運(yùn)放轉(zhuǎn)換速率應(yīng)大于10V/s。第66頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院674.全功率帶寬BWP在額定負(fù)載條件下，集成運(yùn)放閉環(huán)增益為1倍時(shí)，當(dāng)輸入正弦大信號(hào)后，使集成運(yùn)放輸出電壓幅度達(dá)到最大（在一定的失真條件下）的信號(hào)頻率，即為功率帶寬。此頻率將受到集成運(yùn)放轉(zhuǎn)換速率的限制。可用下述近似公式估計(jì)SR與BWP之間的關(guān)系：第67頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院68圖1-3-2建立時(shí)間

ts的定義5.建立時(shí)間tS集成運(yùn)放閉環(huán)增益為1倍時(shí)，在一定的負(fù)載條件下當(dāng)輸入階躍大信號(hào)后，集成運(yùn)放輸出電壓達(dá)到某一特定值的范圍時(shí)所需的時(shí)間tS稱為建立時(shí)間(見右圖)。此誤差帶可用誤差電壓相對(duì)于穩(wěn)定值的百分比（也稱為精度）表示。建立時(shí)間的長短與精度要求直接有關(guān)，精度要求越高，建立時(shí)間越長。此處所指的特定值范圍與穩(wěn)定值之間的誤差區(qū)，稱為誤差帶，用2

來表示。第68頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院696.等效輸入噪聲電壓·屏蔽良好的、無信號(hào)輸入的集成運(yùn)放，在其輸出端產(chǎn)生的任何交流無規(guī)則的干擾電壓，稱為電路的輸出噪聲電壓?！ご嗽肼曤妷簱Q算到輸入端時(shí)就稱為輸入噪聲電壓（有時(shí)也用噪聲電流表示）?！て胀蛇\(yùn)放的輸入噪聲電壓有效值約為0~20

V。第69頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院707.差模輸入阻抗Zid差模輸入阻抗有時(shí)也稱為輸入阻抗，是指集成運(yùn)放工作在線性區(qū)時(shí)，兩輸入端的電壓變化量與對(duì)應(yīng)的輸入電流變化量之比。輸入阻抗包括輸入電阻和輸入電容，在低頻時(shí)僅指輸入電阻Rid。一般運(yùn)放參數(shù)表中給出數(shù)據(jù)均指輸入電阻。雙極型晶體管的運(yùn)放其輸入電阻一般在幾十千歐至幾兆歐范圍內(nèi)變化；場效應(yīng)管的運(yùn)放其輸入電阻通常大于109

，一般在1012~1014

。第70頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院718.共模輸入阻抗Zic當(dāng)集成運(yùn)放工作在共模信號(hào)時(shí)，共模輸入電壓的變化量與對(duì)應(yīng)的輸入電流的變化量之比，稱為共模輸入阻抗。在低頻情況下，它表現(xiàn)為共模輸入電阻Ric。通常，集成運(yùn)放的共模輸入電阻比差模輸入電阻要高得多，其值在108

以上。

當(dāng)集成運(yùn)放工作于線性區(qū)時(shí)，在其輸出端加信號(hào)電壓后，此電壓變化量與對(duì)應(yīng)的電流變化量之比，稱為輸出阻抗。在低頻時(shí)，它即為集成運(yùn)放的輸出電阻。9.輸出阻抗Zo第71頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院721.通用型1.3.3集成運(yùn)放的分類從客觀上判斷通用型集成運(yùn)放，沒有明確的統(tǒng)一標(biāo)準(zhǔn)，習(xí)慣上認(rèn)為，在不要求具有特殊的特性參數(shù)的情況下所采用的集成運(yùn)放為通用型。這類集成運(yùn)放具有價(jià)格低和應(yīng)用范圍廣泛等特點(diǎn)。據(jù)增益高低可分為：低增益(開環(huán)電壓增益在60~80dB)的通用Ⅰ型。中增益(開環(huán)電壓增益在80~100dB)的通用Ⅱ型。高增益(開環(huán)電壓增益大于100dB)的通用Ⅲ型等。第72頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院732.低輸入偏置電流、高輸入阻抗型在有些應(yīng)用場合，如小電流測量電路、高輸入阻抗測量電路、積分器、光電探測器、電荷放大器等電路，要求集成運(yùn)放具有很低的偏置電流和高的輸入阻抗。場效應(yīng)管型集成運(yùn)放具有很低的輸入偏置電流和很高的輸入阻抗，其偏置電流一般為0.1pA~50pA，其輸入阻抗一般為1012~1014

。高輸入阻抗運(yùn)放一般指輸入阻抗不低于10M

的器件。對(duì)于國外高輸入阻抗運(yùn)放，其輸入阻抗均在1000G以上，如

A740、PC152、8007等。國內(nèi)產(chǎn)品5G28的輸入阻抗大于10G，F(xiàn)3103的輸入阻抗達(dá)到1000G。第73頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院743.低輸入失調(diào)電壓型通常輸入失調(diào)電壓在1mV以下者為低輸入失調(diào)電壓型。一般為50

V~1mV之間。低漂移型集成運(yùn)放是指性能穩(wěn)定，輸入失調(diào)電壓和輸入失調(diào)電流及其漂移都非常小的集成運(yùn)放。一般輸入失調(diào)電壓的溫度系數(shù)小于5V/℃。第四代—斬波穩(wěn)零式集成運(yùn)放均屬于低漂移型。高精度型的集成運(yùn)放一般包括幾項(xiàng)主要參數(shù)，如輸入失調(diào)電壓、輸入失調(diào)電流及其溫漂非常低，輸入偏置電流很小，開環(huán)增益和共模抑制比很高。它綜合衡量以上幾項(xiàng)性能指標(biāo)，相對(duì)比較優(yōu)越。4.低漂移高精度型第74頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院755.高速型和寬頻帶型高速型集成運(yùn)放是具有快速跟蹤輸入信號(hào)電壓能力集成放。常用擺率大小來衡量(5V/

s以上)。高速集成運(yùn)放的轉(zhuǎn)換速率通常比通用型集成運(yùn)放的轉(zhuǎn)換速率高10~100倍。主要產(chǎn)品有F715、F722、4E321、F318、A207等。其中，國產(chǎn)的F715的轉(zhuǎn)換速率達(dá)到100V/s，F(xiàn)318的轉(zhuǎn)換速率達(dá)到70V/s，國外的A207的轉(zhuǎn)換速率達(dá)到500V/s，個(gè)別產(chǎn)品已達(dá)到1000V/s。通常，在小信號(hào)條件下是用單位增益帶寬來衡量，在大信號(hào)條件下是用全功率帶寬或用擺率來衡量。第75頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院766.高壓型工作電源電壓越高，輸出電壓的動(dòng)態(tài)范圍越寬。一般電源電壓在±20V以上者稱為高壓型集成運(yùn)放。采用場效應(yīng)管作為輸入級(jí)的集成運(yùn)放，轉(zhuǎn)換速率較高，其電源電壓范圍一般在±15V~±40V。最高的電源電壓可達(dá)到±150V，最大輸出電壓可達(dá)到±145V，如BB公司生產(chǎn)的3580J。國內(nèi)高壓運(yùn)放有F1536、BG315、F143等。一般集成運(yùn)放的靜態(tài)功耗在50mW以上，而低功耗型集成運(yùn)放的靜態(tài)功耗在5mW以下，在1mW以下者稱為微功耗型。一般在便攜式儀器或產(chǎn)品、航空航天儀器中應(yīng)用。7.低功耗型第76頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院778.高輸出電流型和功率型一般集成運(yùn)放輸出電流能力有限，通常在10mA以下。當(dāng)輸出電流在50mA以上者稱為高輸出電流型。輸出電流在1A以上者通常稱為功率型集成運(yùn)放。大電流集成運(yùn)放實(shí)際上是一級(jí)電流放大器，此類集成運(yùn)放的輸出電流通常在±200mA～±600mA，輸出電阻約為1

。電流放大器的典型應(yīng)用是串接在通用型集成運(yùn)放之后進(jìn)行擴(kuò)展。這類產(chǎn)品有F3401、MC3401、LM3900等。第77頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院789.低噪聲型在對(duì)微弱信號(hào)進(jìn)行放大時(shí)，集成運(yùn)放的噪聲特性就是一項(xiàng)重要特性參數(shù)。一般等效輸入電壓在2

V以下者為低噪聲型。這類產(chǎn)品有F5037、XFC88等。多元集成運(yùn)放也叫復(fù)合集成運(yùn)放，它是在一個(gè)芯片上同時(shí)集成2個(gè)或2個(gè)以上獨(dú)立的集成運(yùn)放。主要產(chǎn)品有F747、F1437、F1537、F1558、F347、F4558、XFC80、BG320、5G353等。10.多元型第78頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院7911.單電源型一般集成運(yùn)放都是采用雙電源工作的，若用單電源，則需在電路上采取分壓的辦法。雙電源集成運(yùn)放有正負(fù)供電系統(tǒng)，必然增加設(shè)備的體積和重量，因此在某些場合需要單電源工作的運(yùn)放，例如航空航天及野外使用，對(duì)電源的體積、重量要求輕的電子設(shè)備。主要產(chǎn)品F3140、F124、F158、F358、7XC348、SF324等。第79頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院8012.跨導(dǎo)型這是利用輸入電壓來控制輸出電流的集成運(yùn)放?？鐚?dǎo)可以通過外加偏置的方法來改變，輸出電流能夠在很寬范圍內(nèi)變化。主要產(chǎn)品有F3401、MC3401、LM3900等。程控型集成運(yùn)放能用外部電路控制其工作狀態(tài)。13.程控型當(dāng)偏置電流值改變時(shí)，它的參數(shù)也將跟著變化，使用靈活，特別適用于測量電路。第80頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院8114.組件型組件型集成運(yùn)放是利用單片式集成電路和分立元件組合成的一種具有獨(dú)特性能的電路。其電氣性能可遠(yuǎn)遠(yuǎn)超過同類型的產(chǎn)品。比較常見的品種有：低漂移集成運(yùn)放組件、靜電型放大器、數(shù)據(jù)放大器等。這類運(yùn)放應(yīng)用非常廣泛。第81頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院821.4集成運(yùn)放的等效模型1.4.1集成運(yùn)放的實(shí)際等效模型1.4.2理想集成運(yùn)放的等效模型第82頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院831.4.1集成運(yùn)放的實(shí)際等效模型集成運(yùn)放的實(shí)際等效模型，用于分析集成運(yùn)放的實(shí)際特性參數(shù)，用于分析和計(jì)算實(shí)際集成運(yùn)放的非理想特性和由此帶來的誤差。圖1-4-1集成運(yùn)放的等效模型第83頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院84Uos

輸入失調(diào)電壓，可加在運(yùn)放同相端，也可加在反端；eN

等效輸入噪聲電壓；iN

等效輸入噪聲電流；IB+、IB

分別是輸入偏流；Zic

共模輸入阻抗；第84頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院85Zd

差模輸入阻抗，它是差模輸入電阻Rd和差模輸入電容Cd的并聯(lián)阻抗；Zo

輸出阻抗，它是共模輸出電阻RcM和共模輸出電容CcM的并聯(lián)阻抗，通常只考慮輸出電阻；Eod

經(jīng)差模放大的輸出電壓；EocM

由共模引起的輸出電壓；第85頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院86通常在頻率不是很高時(shí)，差模輸入阻抗和共模輸入阻抗可以忽略容抗的影響。差模輸入電壓為經(jīng)差模放大的輸出電壓為當(dāng)輸入電壓為直流電壓時(shí)共模電壓引起的輸出電壓第86頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院87在計(jì)算誤差時(shí)，可分別計(jì)算每一個(gè)或數(shù)幾個(gè)特性參數(shù)作用的結(jié)果，而不必把所有的參數(shù)放在一起來分析，否則其分析將是十分繁瑣的。這樣簡化分析的結(jié)果僅僅是忽略了一些高次誤差項(xiàng)，是完全允許的。實(shí)際等效模型中的參數(shù)也可以理解為是變化的參數(shù)，如失調(diào)電壓隨溫度和電源電壓變化而變化，則可以用來分析它們變化所帶來的影響。在實(shí)際應(yīng)用時(shí)，可根據(jù)需要，分別進(jìn)行直流特性、交流特性、瞬態(tài)特性、噪聲特性等的分析。第87頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院881.4.2理想集成運(yùn)放的等效模型①差模電壓增益為無限大，即Aud=

。②輸入電阻為無限大，即Rid=。③輸出電阻為零，即ro=0。④共模抑制比為無限大，即CMRR=。⑤轉(zhuǎn)換速率為無限大，即SR

=。⑥具有無限寬的頻帶。⑦失調(diào)電壓、失調(diào)電流及其它們的溫漂均為零。⑧干擾和噪聲均為零。1.理想集成運(yùn)放的基本條件第88頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院89或2.理想集成運(yùn)放的兩個(gè)重要特性

理想集成運(yùn)放有兩個(gè)重要特性：虛短和虛斷。(1)虛短兩輸入端的電位相等u+=u

由于集成運(yùn)放的輸出電壓為有限值，而理想集成運(yùn)放的Auo=，則從上式看，集成運(yùn)放的兩個(gè)輸入端好象是短路，但并不是真正的短路，所以稱為虛短。只有集成運(yùn)放工作于線性狀態(tài)時(shí)，才存在虛短。第89頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院90即集成運(yùn)放兩輸入端的輸入電流為零i+=i

(2)虛斷由于集成運(yùn)放的輸入電阻為無窮大，因而流入兩個(gè)輸入端的電流為零，即從上式看，集成運(yùn)放的兩個(gè)輸入端好象是斷路，但并不是真正的斷路，所以稱為虛斷。第90頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院913.集成運(yùn)放的理想等效模型圖1-4-2理想運(yùn)放等效模型由集成運(yùn)放的理想條件和兩個(gè)重要特性，可得到集成運(yùn)放的理想等效模型。第91頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院921.5實(shí)際運(yùn)放與理想運(yùn)放的誤差1.5.1Ad為有限值時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差

1.5.2Ac為有限值時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差1.5.3Uos不為零時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差第92頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院931.5.1Ad為有限值時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差實(shí)際運(yùn)放的Ad不是無窮大，而是有限值，實(shí)際運(yùn)放和理想運(yùn)放存在誤差，“虛地點(diǎn)”要移動(dòng)。下面分析運(yùn)放的其它條件均為理想條件，只有Ad不理想，即Ad為有限值時(shí)的情況。當(dāng)Ad為有限值時(shí)，集成運(yùn)放的輸出電壓為第93頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院94圖1-5-1考慮Ad影響后的實(shí)際運(yùn)放模型圖中整理得實(shí)際運(yùn)放的虛地點(diǎn)不在M點(diǎn)，而是移動(dòng)到Q點(diǎn)。當(dāng)Ad為有限值時(shí)分析運(yùn)放電路，要用圖1-5-1。第94頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院95代入上式得將1.5.2Ac為有限值時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差下面再討論運(yùn)放的其它參數(shù)為理想條件，而Ac和Ad不是理想條件的情況。當(dāng)Ad為有限值、Ac不為零時(shí)，集成運(yùn)放輸出電壓為第95頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院96令則所以，當(dāng)同時(shí)考慮Ad為有限值、Ac不為零時(shí)，虛地點(diǎn)要再次發(fā)生移動(dòng)，如圖所示。圖1-5-2考慮Ad、Ac影響的實(shí)際運(yùn)放模型下面再求虛地點(diǎn)的位置得虛地點(diǎn)不在M點(diǎn)和N點(diǎn)，而是移動(dòng)到了P點(diǎn)。第96頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院97如果再假定Ad為無窮大，則有1.5.3Uos不為零時(shí)實(shí)際運(yùn)放和理想運(yùn)放的誤差下面再討論運(yùn)放的其它參數(shù)為理想條件，而Uos不是理想條件的情況，即Uos不為零的情況。理想運(yùn)放電路，當(dāng)零輸入時(shí)，應(yīng)是零輸出，但實(shí)際運(yùn)放電路并非如此，當(dāng)零輸入時(shí)，輸出并不為零。當(dāng)Uos不為零、同時(shí)考慮Ad為有限值時(shí)，集成運(yùn)放的輸出電壓為第97頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院98圖1-5-3考慮Uos存在后的實(shí)際運(yùn)放等效模型圖1-5-4考慮Ad、Ac、Uos影響后的實(shí)際運(yùn)放模型因此引入失調(diào)電壓Uos后，實(shí)際集成運(yùn)放的虛地點(diǎn)要從M點(diǎn)移到Q點(diǎn)，如圖1-5-3所示。當(dāng)同時(shí)考慮Ad為有限值、Ac不為零、Uos不為零時(shí)，實(shí)際運(yùn)放的等效電路如圖1-5-4所示。如果再考慮實(shí)際運(yùn)放的其它參數(shù)的影響，“虛地點(diǎn)”還將進(jìn)一步移動(dòng)。第98頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院991.6運(yùn)放電路的穩(wěn)定性及其判斷1.6.1閉環(huán)自激振蕩產(chǎn)生的條件1.6.2集成運(yùn)放閉環(huán)穩(wěn)定性判據(jù)第99頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院1001.6運(yùn)放電路的穩(wěn)定性及其判斷由于運(yùn)放電路是一個(gè)多極點(diǎn)高增益放大器，且一般都工作在閉環(huán)狀態(tài)，所以在實(shí)際應(yīng)用中有時(shí)會(huì)出現(xiàn)自激振蕩，而使運(yùn)放電路不能正常工作。為了使運(yùn)放電路能穩(wěn)定的工作，除了加強(qiáng)電源濾波效果、合理安排印刷板走線、合理接地外，閉環(huán)應(yīng)用造成的運(yùn)放電路的不穩(wěn)定現(xiàn)象，是運(yùn)放電路應(yīng)用時(shí)必須研究的重要問題之一。本節(jié)將圍繞運(yùn)放電路的頻率特性，對(duì)運(yùn)放電路的穩(wěn)定性進(jìn)行簡要地討論。第100頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院101圖1-6-1負(fù)反饋放大方框圖1.6.1閉環(huán)自激振蕩產(chǎn)生的條件F(s)[或F]—反饋函數(shù)；Uo(s)[或Uo]—輸出電壓，Ui(s)[或Ui]—輸入電壓，Uf(s)[或Uf]—反饋電壓。由圖可寫出，輸出電壓為Ad(s)[或Ad]—放大器的開環(huán)增益函數(shù)；第101頁，課件共112頁，創(chuàng)作于2023年2月21三月2024集成電路原理及應(yīng)用山東理工大學(xué)電氣與電子工程學(xué)院102閉環(huán)增益為AF(s)—閉環(huán)增益，由上式可知，當(dāng)Ad(s)F(s)=-1時(shí)，