數(shù)字電子技術(shù)Chart7

數(shù)字電子技術(shù)Chart_72024/3/24數(shù)字電子技術(shù)Chart7主要內(nèi)容7.1數(shù)字系統(tǒng)設(shè)計(jì)概述7.2數(shù)字系統(tǒng)設(shè)計(jì)的常用工具7.3數(shù)字系統(tǒng)的實(shí)現(xiàn)方法7.4數(shù)字系統(tǒng)舉例數(shù)字電子技術(shù)Chart7常用工具ASM圖和MDS圖的描述方法；硬件描述語(yǔ)言VHDL基本結(jié)構(gòu)和設(shè)計(jì)方法、以及數(shù)字系統(tǒng)的實(shí)現(xiàn)方法。本章重點(diǎn)數(shù)字電子技術(shù)Chart7一、基本概念7.1數(shù)字系統(tǒng)設(shè)計(jì)概述圖7.1數(shù)字系統(tǒng)組成框圖數(shù)字系統(tǒng)的組成什么是數(shù)字系統(tǒng)結(jié)構(gòu)上的特點(diǎn)數(shù)字電子技術(shù)Chart7二、設(shè)計(jì)的一般過(guò)程自頂向下（Top-down）的設(shè)計(jì)方法圖7.2自頂而下的方法這里的“頂”指系統(tǒng)的功能；“向下”指將系統(tǒng)由大到小、由粗到精進(jìn)行分解，直至可用基本模塊實(shí)現(xiàn)。自頂向下設(shè)計(jì)方法的一般過(guò)程大致上可以分為五步數(shù)字電子技術(shù)Chart77.2數(shù)字系統(tǒng)設(shè)計(jì)的常用工具一、ASM圖和MDS圖描述方法ASM圖的基本符號(hào)和結(jié)構(gòu)ASM(AlgorithmicStateMachineChart)圖由狀態(tài)框、判別框（條件分支框）、條件輸出框和輸入、輸出路徑構(gòu)成。（a）ASM圖狀態(tài)框符號(hào)（b）狀態(tài)框組成的ASM圖圖7.3ASM圖的狀態(tài)框狀態(tài)框數(shù)字電子技術(shù)Chart7一、ASM圖和MDS圖描述方法判別框（條件分支框）（a）條件分支框符號(hào)（b）條件分支表示法圖7.4ASM圖的條件分支框數(shù)字電子技術(shù)Chart7一、ASM圖和MDS圖描述方法判別框（條件分支框）（a）條件分支框符號(hào)（b）條件分支表示法圖7.4ASM圖的條件分支框（a）真值表圖解分支法（b）變量?jī)?yōu)先級(jí)分支法圖7.5三個(gè)分支表示法數(shù)字電子技術(shù)Chart7一、ASM圖和MDS圖描述方法條件輸出框圖7.6具有條件輸出框的ASM圖數(shù)字電子技術(shù)Chart7一、ASM圖和MDS圖描述方法ASM圖硬件實(shí)現(xiàn)例7.1已知ASM圖如圖7.7所示，用PLA陣列和一定數(shù)量的D觸發(fā)器實(shí)現(xiàn)。圖7.7經(jīng)過(guò)狀態(tài)圖分配的ASM圖數(shù)字電子技術(shù)Chart7ASM圖硬件實(shí)現(xiàn)根據(jù)ASM圖，確定存在幾種狀態(tài)ASM圖導(dǎo)出狀態(tài)轉(zhuǎn)換表現(xiàn)態(tài)次態(tài)輸出0000011001111001Ф000010Ф000011Ф0000表7.1狀態(tài)轉(zhuǎn)換表數(shù)字電子技術(shù)Chart7ASM圖硬件實(shí)現(xiàn)由ASM圖可得到輸出方程最后得到硬件邏輯圖圖7.8圖7.7的PLA邏輯電路圖數(shù)字電子技術(shù)Chart7一、ASM圖和MDS圖描述方法MDS圖MDS圖的基本符號(hào)和結(jié)構(gòu)狀態(tài)圖到MDS圖（a）狀態(tài)圖（b）有輸出的MDS圖圖7.9狀態(tài)圖到MDS圖的變化有輸出的狀態(tài)圖到MDS圖數(shù)字電子技術(shù)Chart7一、ASM圖和MDS圖描述方法狀態(tài)圖到MDS圖有條件輸入的MDS圖圖7.11條件輸出數(shù)字電子技術(shù)Chart7一、ASM圖和MDS圖描述方法ASM圖轉(zhuǎn)換MDS圖圖7.12（a）ASM圖至MDS一例圖7.12（b）ASM圖至MDS另一例數(shù)字電子技術(shù)Chart7ASM圖轉(zhuǎn)換MDS圖ASM圖中的條件輸出與MDS圖中的條件輸出相對(duì)應(yīng)圖7.13詳細(xì)ASM圖至MDS圖的轉(zhuǎn)換之二圖7.14詳細(xì)ASM圖至MDS圖的轉(zhuǎn)換之三數(shù)字電子技術(shù)Chart7二、VHDL硬件描述語(yǔ)言硬件描述語(yǔ)言(HardwareDescriptionLanguage—HDL)RTL語(yǔ)言(RegisterTransferLanguage)GSAL語(yǔ)言(Group-SequentialAlgorithmslanguage)圖7.15分組-按序算法VHDL語(yǔ)言(VHSICHardwaredescriptionLanguage)數(shù)字電子技術(shù)Chart7VHDL語(yǔ)言是硬件描述語(yǔ)言中抽象程度很高的一種語(yǔ)言，特別便于對(duì)整個(gè)系統(tǒng)的數(shù)學(xué)模型的描述。利用VHDL語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng)的特點(diǎn)利用VHDL語(yǔ)言設(shè)計(jì)數(shù)字系統(tǒng)的特點(diǎn)采用自上而下的設(shè)計(jì)方法系統(tǒng)可大量采用PLD芯片采用系統(tǒng)早期仿真降低了硬件電路設(shè)計(jì)難度主要設(shè)計(jì)文件是用VHDL語(yǔ)言編寫的源程序數(shù)字電子技術(shù)Chart7VHDL語(yǔ)言實(shí)體（ENTITY），具體的格式如下：VHDL語(yǔ)言的基本結(jié)構(gòu)一個(gè)完整的VHDL語(yǔ)言程序通常包含實(shí)體（Entity）、結(jié)構(gòu)體（Architecture）、配置（Configuration）、程序包（Package）和庫(kù)（Library）5個(gè)部分。ENTITY實(shí)體名IS[類屬參數(shù)說(shuō)明；][端口說(shuō)明；]END實(shí)體名；PORT（端口名：方向數(shù)據(jù)類型；∶∶端口名：方向數(shù)據(jù)類型）；端口說(shuō)明：IEEE1076標(biāo)準(zhǔn)包中定義了以下常用的端口模式：IN輸入，只可以讀OUT輸出，只可以寫B(tài)UFFER輸出INOUT雙向，可以讀或?qū)憯?shù)字電子技術(shù)Chart7VHDL語(yǔ)言例7.22輸入端與非門的實(shí)體描述示例。LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALL；ENTITYnandISPORT(a：INSTD_LOGIC；b：INSTD_LOGIC；c：OUTSTD_LOGIC)；ENDnand；數(shù)字電子技術(shù)Chart7VHDL語(yǔ)言結(jié)構(gòu)體（ARCHITECTURE）結(jié)構(gòu)體分為兩部分：結(jié)構(gòu)說(shuō)明部分和結(jié)構(gòu)語(yǔ)句部分，其具體的描述格式為：ARCHITECTURE結(jié)構(gòu)體名OF實(shí)體名IS--說(shuō)明語(yǔ)句BEGIN--并行語(yǔ)句END結(jié)構(gòu)體名；說(shuō)明語(yǔ)句：用于對(duì)結(jié)構(gòu)體內(nèi)部使用的信號(hào)、常數(shù)、數(shù)據(jù)類型和函數(shù)進(jìn)行定義。例如：ARCHITECTUREbehavOFmuxISSIGNALnel：STD_LOGIC；∶BEGIN∶ENDbehav；數(shù)字電子技術(shù)Chart7VHDL語(yǔ)言例7.3全加器的完整描述示例圖7.16電路原理圖數(shù)字電子技術(shù)Chart7VHDL語(yǔ)言結(jié)構(gòu)體（ARCHITECTURE）結(jié)構(gòu)體分為兩部分：結(jié)構(gòu)說(shuō)明部分和結(jié)構(gòu)語(yǔ)句部分，其具體的描述格式為：ARCHITECTURE結(jié)構(gòu)體名OF實(shí)體名IS--說(shuō)明語(yǔ)句BEGIN--并行語(yǔ)句END結(jié)構(gòu)體名；說(shuō)明語(yǔ)句：用于對(duì)結(jié)構(gòu)體內(nèi)部使用的信號(hào)、常數(shù)、數(shù)據(jù)類型和函數(shù)進(jìn)行定義。例如：ARCHITECTUREbehavOFmuxISSIGNALnel：STD_LOGIC；∶BEGIN∶ENDbehav；數(shù)字電子技術(shù)Chart7VHDL語(yǔ)言結(jié)構(gòu)體（ARCHITECTURE）結(jié)構(gòu)體分為兩部分：結(jié)構(gòu)說(shuō)明部分和結(jié)構(gòu)語(yǔ)句部分，其具體的描述格式為：ARCHITECTURE結(jié)構(gòu)體名OF實(shí)體名IS--說(shuō)明語(yǔ)句BEGIN--并行語(yǔ)句END結(jié)構(gòu)體名；說(shuō)明語(yǔ)句：用于對(duì)結(jié)構(gòu)體內(nèi)部使用的信號(hào)、常數(shù)、數(shù)據(jù)類型和函數(shù)進(jìn)行定義。例如：ARCHITECTUREbehavOFmuxISSIGNALnel：STD_LOGIC；∶BEGIN∶ENDbehav；數(shù)字電子技術(shù)Chart7VHDL語(yǔ)言程序包、庫(kù)及配置庫(kù)（LIBRARY）庫(kù)是經(jīng)編譯后的數(shù)據(jù)的集合，用來(lái)存放程序包定義、實(shí)體定義、結(jié)構(gòu)體定義和配置定義，使設(shè)計(jì)者可以共享已經(jīng)編譯過(guò)的設(shè)計(jì)結(jié)果。庫(kù)的說(shuō)明總是放自在設(shè)計(jì)單元的最前面：LIBRARY庫(kù)名；程序包（PACKAGE）程序包由標(biāo)題和包體兩部分組成,其結(jié)構(gòu)如下:數(shù)字電子技術(shù)Chart7VHDL語(yǔ)言數(shù)據(jù)類型的種類VHDL語(yǔ)言的數(shù)據(jù)對(duì)象VHDL語(yǔ)言的數(shù)據(jù)類型數(shù)據(jù)類型的轉(zhuǎn)換VHDL語(yǔ)言的運(yùn)算操作符VHDL語(yǔ)言的主要描述語(yǔ)句順序語(yǔ)句并行語(yǔ)句VHDL語(yǔ)言的數(shù)據(jù)類型和運(yùn)算操作符標(biāo)號(hào)：BLOCK塊頭{說(shuō)明部分}BEGIN{并行語(yǔ)句}ENDBLOCK標(biāo)號(hào)；[進(jìn)程標(biāo)號(hào)：]PROCESS（敏感信號(hào)表）[IS][說(shuō)明區(qū)]BEGIN順序語(yǔ)句ENDPROCESS[進(jìn)程標(biāo)號(hào)]；數(shù)字電子技術(shù)Chart7VHDL語(yǔ)言例7.4由時(shí)序邏輯電路構(gòu)成的模10計(jì)數(shù)器數(shù)字電子技術(shù)Chart77.3數(shù)字系統(tǒng)的實(shí)現(xiàn)方法數(shù)字系統(tǒng)通?？梢杂糜布?Hardware)、軟件(Software)和微程序（Micro-Program）方法予以實(shí)現(xiàn)。一、硬件控制器的實(shí)現(xiàn)方法在MSI硬件實(shí)現(xiàn)方法中，常用計(jì)數(shù)器／移位寄存器模塊、譯碼器模塊和少量的邏輯門來(lái)實(shí)現(xiàn)控制子系統(tǒng)。數(shù)字電子技術(shù)Chart7一、硬件控制器的實(shí)現(xiàn)方法例7.5用4位二進(jìn)制同步可預(yù)置加法計(jì)數(shù)器芯片74LS161(除是異步清0外，其它與74LSl63完全相同)及譯碼器實(shí)現(xiàn)前述數(shù)值計(jì)算系統(tǒng)的控制子系統(tǒng)。圖7.17控制狀態(tài)圖數(shù)字電子技術(shù)Chart7一、硬件控制器的實(shí)現(xiàn)方法例7.5用4位二進(jìn)制同步可預(yù)置加法計(jì)數(shù)器芯片74LS161(除是異步清0外，其它與74LSl63完全相同)及譯碼器實(shí)現(xiàn)前述數(shù)值計(jì)算系統(tǒng)的控制子系統(tǒng)。圖7.18硬件控制器電路圖數(shù)字電子技術(shù)Chart7二、微程序控制器的實(shí)現(xiàn)方法基本思想：將系統(tǒng)控制過(guò)程按一定的規(guī)則(算法)編制成指令性條目并將其存放在控制存儲(chǔ)器中，然后一條條將它們?nèi)〕霾⑥D(zhuǎn)化為系統(tǒng)的各種控制信號(hào)，從而實(shí)現(xiàn)預(yù)定的控制過(guò)程。數(shù)字電子技術(shù)Chart7二、微程序控制器的實(shí)現(xiàn)方法例7.6用微程序設(shè)計(jì)方法實(shí)現(xiàn)前述數(shù)值計(jì)算系統(tǒng)的控制子系統(tǒng)。解：該系統(tǒng)共有5個(gè)狀態(tài)、2個(gè)條件(st，k)、9個(gè)控制信號(hào)。5個(gè)狀態(tài)，需要3位二進(jìn)制編碼，即n＝3；2個(gè)條件，9個(gè)控制信號(hào)，即p＝2，m＝9；所需ROM的地址為n+p＝3+2＝5位，ROM單元數(shù)為2n+p＝25＝32個(gè)(實(shí)際上，3位編碼中，只用000～100五種，故實(shí)際只需要5×2×2＝5×4＝20個(gè)單元)；ROM字長(zhǎng)為n＋m＝3＋9＝12位，ROM容量為2n+p×(n+m)＝32×12位。數(shù)字電子技術(shù)Chart7二、微程序控制器的實(shí)現(xiàn)方法數(shù)字電子技術(shù)Chart7二、微程序控制器的實(shí)現(xiàn)方法圖7.20微程序控制器電路數(shù)字電子技術(shù)Chart77.4數(shù)字系統(tǒng)設(shè)計(jì)舉例首先從系統(tǒng)級(jí)分析入手，確定初步方案；然后將設(shè)計(jì)細(xì)分，進(jìn)行模塊劃分；直至用VHDL進(jìn)行綜合;編寫控制算法，實(shí)現(xiàn)系統(tǒng)仿真。其過(guò)程大致分為三步：系統(tǒng)調(diào)研，確定初步方案；模塊劃分，確定詳細(xì)方案；選用模塊，完成具體設(shè)計(jì)。數(shù)字電子技術(shù)Chart7數(shù)字密碼引爆系統(tǒng)設(shè)計(jì)實(shí)例系統(tǒng)概述數(shù)字密碼引爆器的密碼將采用三個(gè)十進(jìn)制數(shù)字，當(dāng)三個(gè)數(shù)字輸入正確后，就可以正確引爆起爆裝置。當(dāng)輸入密碼不正確時(shí)，多一位或少一位十進(jìn)制數(shù)據(jù)都不會(huì)引爆，將產(chǎn)生錯(cuò)誤，使系統(tǒng)報(bào)警，增加了系統(tǒng)的可靠性。系統(tǒng)功能描述與使用要求輸入信號(hào)及電路輸出信號(hào)及電路確定系統(tǒng)的基本方案數(shù)字電子技術(shù)Chart7數(shù)字密碼引爆系統(tǒng)設(shè)計(jì)實(shí)例設(shè)計(jì)步驟與過(guò)程數(shù)字密碼引爆器頂層設(shè)計(jì)頂層方案設(shè)計(jì)輸入電路描述引爆過(guò)程頂層實(shí)體的VHDL程序頂層結(jié)構(gòu)體的設(shè)計(jì)及VHDL實(shí)現(xiàn)圖7.21數(shù)字密碼引爆器頂層框圖數(shù)字電子技術(shù)Chart7數(shù)字密碼引爆系統(tǒng)設(shè)計(jì)實(shí)例圖7.22數(shù)字密碼引爆器部分結(jié)構(gòu)框圖數(shù)字電子技術(shù)Chart7數(shù)字密碼引爆系統(tǒng)設(shè)計(jì)實(shí)例圖7.23消抖同步化電路數(shù)字電子技術(shù)Chart7數(shù)字密碼引爆系統(tǒng)設(shè)計(jì)實(shí)例圖7.24數(shù)字密碼引爆器結(jié)構(gòu)框圖數(shù)字電子技術(shù)Chart7數(shù)字密碼引爆系統(tǒng)設(shè)計(jì)實(shí)例次級(jí)電路分析與VHD