計(jì)算機(jī)組成第三節(jié)

計(jì)算機(jī)組成第三節(jié)REPORTING目錄計(jì)算機(jī)系統(tǒng)概述中央處理器存儲(chǔ)器輸入輸出系統(tǒng)總線與通信計(jì)算機(jī)組成實(shí)驗(yàn)PART01計(jì)算機(jī)系統(tǒng)概述REPORTINGWENKUDESIGN包括中央處理器、內(nèi)存儲(chǔ)器、外存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備等，是計(jì)算機(jī)的物理基礎(chǔ)。硬件系統(tǒng)軟件系統(tǒng)數(shù)據(jù)包括系統(tǒng)軟件和應(yīng)用軟件，是計(jì)算機(jī)的靈魂，控制和協(xié)調(diào)硬件系統(tǒng)的工作。是計(jì)算機(jī)處理的對(duì)象，包括數(shù)字、文字、圖像、聲音等。030201計(jì)算機(jī)系統(tǒng)的組成高級(jí)語言級(jí)用高級(jí)語言編寫的程序需經(jīng)編譯程序或解釋程序進(jìn)行翻譯或解釋。匯編語言級(jí)用匯編語言編寫的程序需經(jīng)匯編程序翻譯成機(jī)器語言程序。操作系統(tǒng)級(jí)提供資源管理、程序運(yùn)行等功能，為用戶提供方便的接口。微程序機(jī)器級(jí)微指令由硬件直接執(zhí)行，微程序由微指令組成，用于描述機(jī)器指令。傳統(tǒng)機(jī)器級(jí)用機(jī)器語言編寫的程序可由微程序進(jìn)行解釋，是實(shí)際機(jī)器的上層。計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)計(jì)算機(jī)系統(tǒng)的發(fā)展歷程第一代計(jì)算機(jī)（1946-1957）電子管時(shí)代，采用機(jī)器語言和匯編語言編程，主要用于科學(xué)計(jì)算。第二代計(jì)算機(jī)（1958-1964）晶體管時(shí)代，開始出現(xiàn)高級(jí)語言和操作系統(tǒng)，應(yīng)用領(lǐng)域擴(kuò)大。第三代計(jì)算機(jī)（1965-1970）集成電路時(shí)代，計(jì)算機(jī)性能大幅提高，出現(xiàn)分時(shí)操作系統(tǒng)和實(shí)時(shí)操作系統(tǒng)。第四代計(jì)算機(jī)（1971年至今）大規(guī)模和超大規(guī)模集成電路時(shí)代，計(jì)算機(jī)技術(shù)飛速發(fā)展，應(yīng)用領(lǐng)域廣泛。PART02中央處理器REPORTINGWENKUDESIGN控制器運(yùn)算器寄存器組內(nèi)部總線CPU的功能和組成01020304負(fù)責(zé)協(xié)調(diào)計(jì)算機(jī)各部分工作，包括取指令、分析指令和執(zhí)行指令。負(fù)責(zé)執(zhí)行各種算術(shù)和邏輯運(yùn)算，如加減乘除、與或非等。包括通用寄存器、程序計(jì)數(shù)器、指令寄存器等，用于暫存數(shù)據(jù)和地址。連接CPU內(nèi)部各部件，實(shí)現(xiàn)數(shù)據(jù)傳輸。03指令周期CPU從取指到執(zhí)行完一條指令所需的時(shí)間，包括取指周期、間址周期、執(zhí)行周期和中斷周期。01指令格式包括操作碼和地址碼，操作碼指明操作性質(zhì)，地址碼指明操作數(shù)地址。02尋址方式包括立即尋址、直接尋址、間接尋址等，用于確定操作數(shù)地址。指令系統(tǒng)主頻字長緩存容量核心數(shù)CPU的性能指標(biāo)CPU的時(shí)鐘頻率，單位赫茲（Hz），主頻越高，CPU處理速度越快。CPU內(nèi)部的高速緩存大小，緩存容量越大，訪問速度越快。CPU一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，字長越長，處理能力越強(qiáng)。CPU的物理核心數(shù)量，核心數(shù)越多，并行處理能力越強(qiáng)。PART03存儲(chǔ)器REPORTINGWENKUDESIGN存儲(chǔ)器的分類按存儲(chǔ)介質(zhì)可分為半導(dǎo)體存儲(chǔ)器、磁表面存儲(chǔ)器、光表面存儲(chǔ)器等；按存取方式可分為隨機(jī)存取存儲(chǔ)器（RAM）和只讀存儲(chǔ)器（ROM）；按在計(jì)算機(jī)中的作用可分為主存儲(chǔ)器、輔助存儲(chǔ)器、緩沖存儲(chǔ)器等。存儲(chǔ)器的層次結(jié)構(gòu)為了緩解主存儲(chǔ)器讀寫速度與CPU執(zhí)行速度之間的不匹配問題，計(jì)算機(jī)系統(tǒng)通常采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)，即Cache-主存層次和主存-輔存層次。存儲(chǔ)器的分類與層次結(jié)構(gòu)

主存儲(chǔ)器主存儲(chǔ)器的基本組成主存儲(chǔ)器由存儲(chǔ)體、地址譯碼器、驅(qū)動(dòng)電路、讀寫電路和控制電路等組成。主存儲(chǔ)器的性能指標(biāo)主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期和存儲(chǔ)器帶寬。提高主存儲(chǔ)器性能的措施可采用高速器件、采用層次結(jié)構(gòu)Cache-主存、調(diào)整主存結(jié)構(gòu)等措施來提高主存儲(chǔ)器的性能。輔助存儲(chǔ)器容量大、價(jià)格低、速度慢，以及可以長期保存信息。輔助存儲(chǔ)器的特點(diǎn)輔助存儲(chǔ)器包括硬盤、軟盤、光盤、U盤等。輔助存儲(chǔ)器的類型輔助存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量和數(shù)據(jù)傳輸率。輔助存儲(chǔ)器的性能指標(biāo)硬盤是目前最常用的輔助存儲(chǔ)器，具有容量大、速度快、價(jià)格適中等優(yōu)點(diǎn)。常用的輔助存儲(chǔ)器輔助存儲(chǔ)器PART04輸入輸出系統(tǒng)REPORTINGWENKUDESIGN連接CPU與I/O設(shè)備之間的橋梁，用于實(shí)現(xiàn)數(shù)據(jù)、控制信號(hào)和狀態(tài)信號(hào)的傳輸。I/O接口定義包括數(shù)據(jù)緩沖、信號(hào)轉(zhuǎn)換、設(shè)備選擇、中斷管理等。I/O接口功能根據(jù)數(shù)據(jù)傳輸方式可分為并行接口和串行接口；根據(jù)信號(hào)電平可分為TTL接口和RS-232接口等。I/O接口類型I/O接口CPU通過程序主動(dòng)查詢I/O設(shè)備的狀態(tài)，若設(shè)備準(zhǔn)備好則進(jìn)行數(shù)據(jù)交換。程序查詢方式當(dāng)I/O設(shè)備準(zhǔn)備好后，通過中斷請(qǐng)求通知CPU，CPU響應(yīng)中斷后進(jìn)行數(shù)據(jù)交換。中斷控制方式在DMA控制器的管理下，I/O設(shè)備與內(nèi)存直接進(jìn)行數(shù)據(jù)交換，無需CPU干預(yù)。DMA控制方式I/O控制方式以字符為單位進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備，如鍵盤、打印機(jī)等。字符設(shè)備塊設(shè)備網(wǎng)絡(luò)設(shè)備其他設(shè)備以數(shù)據(jù)塊為單位進(jìn)行數(shù)據(jù)傳輸?shù)脑O(shè)備，如硬盤、光盤等。用于網(wǎng)絡(luò)通信的設(shè)備，如網(wǎng)卡、路由器等。如鼠標(biāo)、掃描儀、攝像頭等。I/O設(shè)備PART05總線與通信REPORTINGWENKUDESIGN總線定義01總線（Bus）是計(jì)算機(jī)各種功能部件之間傳送信息的公共通信干線，在微型計(jì)算機(jī)中可以用來連接各個(gè)功能部件（插卡）的關(guān)鍵部件，是各個(gè)部件共享的傳輸介質(zhì)。總線分類02按照功能劃分，總線可分為數(shù)據(jù)總線、地址總線和控制總線，分別用來傳輸數(shù)據(jù)、數(shù)據(jù)地址和控制信號(hào)?？偩€特性03總線的特性包括機(jī)械特性、電氣特性、功能特性和時(shí)間特性，這些特性確保了總線上各部件之間穩(wěn)定、可靠的數(shù)據(jù)傳輸?？偩€概述協(xié)議定義總線通信協(xié)議是指總線上各部件之間進(jìn)行數(shù)據(jù)傳輸時(shí)所遵循的規(guī)則和約定，包括數(shù)據(jù)的傳輸格式、傳輸順序、同步方式等。同步通信與異步通信同步通信是指通信雙方以一個(gè)公共的時(shí)鐘信號(hào)為基準(zhǔn)進(jìn)行數(shù)據(jù)傳輸；異步通信則是指通信雙方各自使用自己的時(shí)鐘信號(hào)，通過特定的同步方式進(jìn)行數(shù)據(jù)傳輸。數(shù)據(jù)傳輸方式總線上的數(shù)據(jù)傳輸方式可分為單工、半雙工和全雙工三種。單工方式只允許數(shù)據(jù)在一個(gè)方向上傳輸；半雙工方式允許數(shù)據(jù)在兩個(gè)方向上傳輸，但不能同時(shí)進(jìn)行；全雙工方式則允許數(shù)據(jù)在兩個(gè)方向上同時(shí)進(jìn)行傳輸?？偩€通信協(xié)議ISA總線ISA（IndustryStandardArchitecture）總線是早期PC機(jī)中使用的總線標(biāo)準(zhǔn)，數(shù)據(jù)傳輸速率較低，現(xiàn)已被淘汰。USB總線USB（UniversalSerialBus）總線是一種通用串行總線標(biāo)準(zhǔn)，具有傳輸速率快、支持熱插拔和易于擴(kuò)展等優(yōu)點(diǎn)，被廣泛應(yīng)用于各種計(jì)算機(jī)外設(shè)的連接。IEEE1394總線IEEE1394總線又稱FireWire或i.Link，是一種高速串行總線標(biāo)準(zhǔn)，具有傳輸速率高、支持同步和異步數(shù)據(jù)傳輸?shù)葍?yōu)點(diǎn)，常用于音頻、視頻等多媒體設(shè)備的連接。PCI總線PCI（PeripheralComponentInterconnect）總線是一種高性能、高集成度的總線標(biāo)準(zhǔn)，廣泛應(yīng)用于現(xiàn)代PC機(jī)中，支持即插即用和自動(dòng)配置功能。常見總線標(biāo)準(zhǔn)PART06計(jì)算機(jī)組成實(shí)驗(yàn)REPORTINGWENKUDESIGN03通過實(shí)驗(yàn)加深對(duì)計(jì)算機(jī)組成原理的理解。01掌握計(jì)算機(jī)基本組成及工作原理。02了解計(jì)算機(jī)各部件的功能和相互作用。實(shí)驗(yàn)?zāi)康暮鸵鬁?zhǔn)備所需的硬件和軟件，如計(jì)算機(jī)、示波器、邏輯分析儀、編程器等。搭建實(shí)驗(yàn)環(huán)境根據(jù)實(shí)驗(yàn)?zāi)康暮鸵?，設(shè)計(jì)合理的實(shí)驗(yàn)方案，包括實(shí)驗(yàn)步驟、測(cè)試數(shù)據(jù)等。設(shè)計(jì)實(shí)驗(yàn)方案按照實(shí)驗(yàn)方案進(jìn)行實(shí)驗(yàn)操作，記錄實(shí)驗(yàn)過程中的數(shù)據(jù)和現(xiàn)象。進(jìn)行實(shí)驗(yàn)操作對(duì)實(shí)驗(yàn)數(shù)據(jù)進(jìn)行處理和分析，得出實(shí)驗(yàn)結(jié)果。分析實(shí)驗(yàn)結(jié)果實(shí)驗(yàn)內(nèi)容和步驟實(shí)驗(yàn)結(jié)果展示將實(shí)驗(yàn)結(jié)果