計算機(jī)組成智慧樹知到期末考試答案2024年

計算機(jī)組成智慧樹知到期末考試答案2024年計算機(jī)組成一個完整的計算機(jī)系統(tǒng)包括硬件和軟件。其中軟件分為（）。

A:系統(tǒng)軟件和應(yīng)用軟件B:操作系統(tǒng)和語言處理程序C:操作系統(tǒng)和高級語言D:低級語言程序和高級語言程序答案:系統(tǒng)軟件和應(yīng)用軟件下列關(guān)于RISC的敘述中，錯誤的是（）。

A:RISC普遍采用微程序控制器B:RISC的內(nèi)部通用寄存器數(shù)量相對CISC多C:RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少D:RISC大多數(shù)指令在一個時鐘周期內(nèi)完成答案:RISC普遍采用微程序控制器以下有關(guān)I/O接口功能和結(jié)構(gòu)的敘述中，錯誤的是（）。

A:I/O接口就是像顯卡或網(wǎng)卡之類的一種外設(shè)控制邏輯B:CPU可以從IO接口取狀態(tài)信息，以了解接口和外設(shè)的狀態(tài)C:CPU可以向I/O接口傳送用來對設(shè)備進(jìn)行控制的命令D:I/O接口中主機(jī)側(cè)數(shù)據(jù)寬度與設(shè)備側(cè)數(shù)據(jù)寬度總是一樣答案:I/O接口中主機(jī)側(cè)數(shù)據(jù)寬度與設(shè)備側(cè)數(shù)據(jù)寬度總是一樣?以下是有關(guān)缺頁處理的敘述，其中錯誤的是（）。

A:缺頁處理過程中需根據(jù)頁表中給出的磁盤地址去讀磁盤數(shù)據(jù)B:缺頁是一種外部中斷，需要調(diào)用操作系統(tǒng)提供的中斷服務(wù)程序來處理C:缺頁處理完后要重新執(zhí)行發(fā)生缺頁的指令D:若對應(yīng)頁表項中的有效位為0，則發(fā)生缺頁答案:缺頁是一種外部中斷，需要調(diào)用操作系統(tǒng)提供的中斷服務(wù)程序來處理下列尋址方式中，最適合按下標(biāo)順序訪問一維數(shù)組元素的是（）。

A:相對尋址B:直接尋址C:變址尋址D:寄存器尋址答案:變址尋址假設(shè)某條指令的一個操作數(shù)采用一次間接尋址方式，指令中給出的地址碼為1200H，地址1200H中的內(nèi)容為12FCH，地址12FCH中的內(nèi)容為38B8H,地址38B8H中的內(nèi)容為88F9H，則該操作數(shù)的有效地址為（）。

A:38B8HB:12FCHC:88F9HD:1200H答案:12FCH某計算機(jī)按字節(jié)編址，指令字長固定且只有兩種指令格式，其中三地址指令29條，二地址指令107條，每個地址字段為6位，則指令字長至少應(yīng)該是（）。

A:32位B:26位C:28位D:24位答案:24?假定主存按字節(jié)編址，cache共有64行，采用4路組相聯(lián)映射方式，主存塊大小為32B，所有編號都從0開始。主存第2593號單元所在主存塊對應(yīng)的cache組號是（）。

A:34B:81C:17D:1答案:17假設(shè)同一套指令集用不同的方法設(shè)計了兩種計算機(jī)A和B。機(jī)器A的時鐘周期為1.2ns，機(jī)器B的時鐘周期為2ns。某個程序在機(jī)器A上運行時的CPI為2，在B上的CPI為1。則對于該程序來說，機(jī)器A和機(jī)器B速度比例為（）。

A:6∶5B:2∶1C:1∶2D:5∶6答案:5∶6某計算機(jī)有16個通用寄存器，采用32位定長指令字，操作碼字段(含尋址方式位)為8位，Store指令的源操作數(shù)和目的操作數(shù)分別采用寄存器直接尋址和基址尋址方式。若基址寄存器可使用任一通用寄存器，且偏移量用補(bǔ)碼表示，則Store指令中偏移量的取值范圍是（）。

A:-32768～+32767B:-65535～+65536C:-32767～+32768D:-65536～+65535答案:-32768～+32767假設(shè)某條指令的一個操作數(shù)采用寄存器間接尋址方式，假定指令中給出的寄存器編號為8，8號寄存器的內(nèi)容為1200H，地址1200H中的內(nèi)容為12FCH，地址12FCH中的內(nèi)容為38B8H，地址38B8H中的內(nèi)容為88F9H，則該操作數(shù)的有效地址為（）。

A:1200HB:12FCHC:38B8HD:88F9H答案:1200H?多模塊存儲器所以能高速進(jìn)行讀/寫，是因為（）。

A:模塊內(nèi)各單元地址連續(xù)B:采用了信息預(yù)讀技術(shù)C:采用了高速元器件D:各模塊有獨立的讀寫電路答案:各模塊有獨立的讀寫電路以下有關(guān)調(diào)用指令（轉(zhuǎn)子指令）的敘述中，錯誤的是（）。

A:指令執(zhí)行時必須保留返回地址，調(diào)用指令隨后一條指令的地址是返回地址B:指令執(zhí)行時將無條件轉(zhuǎn)移到目標(biāo)地址處，轉(zhuǎn)移目標(biāo)地址無需在指令中明顯給出C:嵌套調(diào)用時返回地址通常保存在棧中，非嵌套調(diào)用時可保存在特定寄存器中D:與高級語言源程序中的過程調(diào)用相對應(yīng)，一次過程調(diào)用對應(yīng)一條調(diào)用指令答案:指令執(zhí)行時將無條件轉(zhuǎn)移到目標(biāo)地址處,轉(zhuǎn)移目標(biāo)地址無需在指令中明顯給出由3個“1”和5個“0”組成的8位二進(jìn)制補(bǔ)碼，能表示的最小整數(shù)是（）。

A:-126B:-3C:-32D:-125答案:-32CPU取出一條指令并執(zhí)行所用的時間被稱為（）。

A:時鐘周期B:機(jī)器周期C:指令周期D:CPU周期答案:指令周期?假定主存按字節(jié)編址，cache共有64行，采用直接映射方式，主存塊大小為32B，所有編號都從0開始。主存第2593號單元所在主存塊對應(yīng)的cache行號是（）。

A:34B:17C:81D:1答案:17下列有關(guān)指令和微指令之間關(guān)系的描述中，正確的是（）。

A:一條微指令的功能通過執(zhí)行一條指令來實現(xiàn)B:一條微指令的功能通過執(zhí)行一個微程序來實現(xiàn)C:一條指令的功能通過執(zhí)行一個微程序來實現(xiàn)D:一條指令的功能通過執(zhí)行一條微指令來實現(xiàn)答案:一條指令的功能通過執(zhí)行一個微程序來實現(xiàn)某計算機(jī)采用大端方式，按字節(jié)編址。某指令中操作數(shù)的機(jī)器數(shù)為1234FF00H，該操作數(shù)采用基址尋址方式，形式地址(用補(bǔ)碼表示)為FF12H，基址寄存器內(nèi)容為F0000000H，則該操作數(shù)的LSB(最低有效字節(jié))所在的地址是（）。

A:EFFFFF15HB:F000FF12HC:EFFFFF12HD:F000FF12H答案:EFFFFF15H假定兩種浮點數(shù)表示格式的位數(shù)都是32位，但格式1的階碼長，尾數(shù)短，而格式2的階碼短，尾數(shù)長，其他所有規(guī)定都相同。則它們可表示的數(shù)的精度和范圍為（）。

A:兩者可表示的數(shù)的范圍和精度不能判斷B:格式1可表示的數(shù)的范圍更小，但精度更高C:格式1可表示的數(shù)的范圍更大，且精度更高D:格式1可表示的數(shù)的范圍更大，但精度更低答案:格式下列有關(guān)取指令操作部件的敘述中，錯誤的是（）。

A:PC在單周期數(shù)據(jù)通路中不需要“寫使能”控制信號B:單周期數(shù)據(jù)通路中需用一個指令寄存器存放取出的指令C:取指令操作可以和下條指令地址的計算操作同時進(jìn)行D:取指令操作的時延主要由存儲器的取數(shù)時間決定答案:單周期數(shù)據(jù)通路中需用一個指令寄存器存放取出的指令下列編碼中，零的表示形式唯一的是（）。

A:反碼和原碼B:補(bǔ)碼和移碼C:原碼和移碼D:原碼和補(bǔ)碼答案:補(bǔ)碼和移碼CPU中能進(jìn)行算術(shù)和邏輯運算的最基本運算部件是（）。

A:移位器B:加法器C:ALUD:多路選擇器答案:ALU某計算機(jī)字長為8位，x和y是兩個帶符號整數(shù)變量。已知[x]補(bǔ)=44H，[y]補(bǔ)=DCH，則x-2y的機(jī)器數(shù)及其相應(yīng)的溢出標(biāo)志OF分別為（）。

A:8CH、0B:68H、0C:68H、1D:8CH、1答案:8CH、1假定DRAM芯片中存儲陣列的行數(shù)為r、列數(shù)為c，對于一個2K×1位的DRAM芯片，為保證其地址引腳數(shù)最少，并盡量減少刷新開銷，則r、c的取值分別是（）。

A:2048、1B:32、64C:1、2048D:64、32答案:64考慮以下C語言代碼：unsignedshortusi=65535；shortsi=usi；執(zhí)行上述程序段后，si的值是（）。

A:-32768B:-65535C:-1D:-32767答案:-1在一般的計算機(jī)系統(tǒng)中，西文字符編碼普遍采用（）。

A:CRC碼B:ASCII碼C:BCD碼D:格雷碼答案:ASCII碼某機(jī)器字長16位，主存按字節(jié)編制，轉(zhuǎn)移指令采用相對尋址，由兩個字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對位移量字段。假定取指令時，每取一個字節(jié)PC自動加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標(biāo)地址是（）。

A:2009HB:2006HC:2007HD:2008H答案:2008H在補(bǔ)碼加/減運算部件中，無論釆用雙符號位還是單符號位，必須有（）電路，它一般用異或門來實現(xiàn)。

A:溢出判斷B:移位C:譯碼D:編碼答案:溢出判斷假定一個磁盤的轉(zhuǎn)速為7200RPM，磁盤的平均尋道時間為15ms，平均數(shù)據(jù)傳輸率為1MB/s，不考慮排隊等待時間，那么讀一個512字節(jié)的扇區(qū)的平均時間大約為（）。

A:13.8msB:9.7msC:23.8msD:19.7ms答案:19.7ms假定十進(jìn)制數(shù)-75.75采用IEEE754單精度浮點數(shù)格式表示，機(jī)器碼用十六進(jìn)制表示為（）。

A:C3178000HB:C2972C00HC:C2978000HD:C2CBC000H答案:C2978000H假定指令地址碼給出的是操作數(shù)本身，則該操作數(shù)采用的是（）尋址方式。

A:基址B:立即C:相對D:直接答案:立即某計算機(jī)主存容量為64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)要用2K×8位的ROM芯片和4K×4位的RAM芯片來設(shè)計該存儲器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是（）。

A:2、15B:2、30C:1、15D:1、30答案:308位補(bǔ)碼定點整數(shù)10010101擴(kuò)展8位后的值用十六進(jìn)制表示為（）。

A:95FFHB:0095HC:9500HD:FF95H答案:FF95H通常情況下，下列（）部件不包含在中央處理器（CPU）芯片中。

A:通用寄存器B:控制器C:DRAMD:ALU答案:DRAM假定帶符號整數(shù)采用補(bǔ)碼表示，若int型變量x和y的機(jī)器數(shù)分別是FFFFFFDFH和00000041H，則x、y的值以及x-y的機(jī)器數(shù)分別是（）。

A:x=-33，y=65，x-y的機(jī)器數(shù)為FFFF?FF9EHB:x=-65，y=41，x-y的機(jī)器數(shù)為FFFF?FF96HC:x=-33，y=65，x-y的機(jī)器數(shù)為FFFF?FF9DHD:x=-65，y=41，x?-y的機(jī)器數(shù)溢出答案:x=某指令功能為R[r2]←R[r1]+M[R[r0]]，其兩個源操作數(shù)分別采用寄存器、寄存器間接尋址方式。對于下列給定部件，該指令在取數(shù)及執(zhí)行過程中需要用到的是（）。

A:通用寄存器組(GPRs)B:指令譯碼器(ID)C:算術(shù)邏輯單元(ALU)D:存儲器(Memory)答案:存儲器(Memory)###算術(shù)邏輯單元(ALU)###通用寄存器組(GPRs)?下面是有關(guān)MIPS架構(gòu)的R－型指令數(shù)據(jù)通路設(shè)計的敘述正確的是（）。

A:在R-型指令數(shù)據(jù)通路中，一定會有一個具有讀口和寫口的通用寄存器組B:在R-型指令數(shù)據(jù)通路中，一定存在一條路徑使ALU輸出被送到某個寄存器C:在R-型指令數(shù)據(jù)通路中，一定有一個ALU用于對寄存器讀出數(shù)據(jù)進(jìn)行運算D:執(zhí)行R-型指令時，通用寄存器堆的“寫使能”控制信號一定為“1”答案:在R-型指令數(shù)據(jù)通路中，一定會有一個具有讀口和寫口的通用寄存器組###在R-型指令數(shù)據(jù)通路中，一定存在一條路徑使ALU輸出被送到某個寄存器###在R-型指令數(shù)據(jù)通路中，一定有一個ALU用于對寄存器讀出數(shù)據(jù)進(jìn)行運算###執(zhí)行R-型指令時，通用寄存器堆的“寫使能”控制信號一定為“1”?下面是有關(guān)MIPS架構(gòu)的lw/sw指令數(shù)據(jù)通路設(shè)計的敘述正確的是（）。

A:數(shù)據(jù)存儲器的“寫使能”信號在lw指令執(zhí)行時為“0”，在sw指令執(zhí)行時為“1”B:寄存器堆的“寫使能”信號在lw指令執(zhí)行時為“1”，在sw指令執(zhí)行時為“0”C:在lw/sw指令數(shù)搌通路中，ALU的控制信號一定為“add”（即ALU做加法）D:在lw/sw指令數(shù)據(jù)通路中，一定有一個符號擴(kuò)展部件用于偏移量的擴(kuò)展答案:在lw/sw指令數(shù)據(jù)通路中，一定有一個符號擴(kuò)展部件用于偏移量的擴(kuò)展###在lw/sw指令數(shù)搌通路中，ALU的控制信號一定為“add”（即ALU做加法）###寄存器堆的“寫使能”信號在lw指令執(zhí)行時為“1”，在sw指令執(zhí)行時為“0”###數(shù)據(jù)存儲器的“寫使能”信號在lw指令執(zhí)行時為“0”，在sw指令執(zhí)行時為“1”下列寄存器中，匯編語言程序員不可見的是（）。

A:程序計數(shù)器(PC)B:存儲器地址寄存器(MAR)C:存儲器數(shù)據(jù)寄存器(MDR)D:指令寄存器(IR)答案:PC下列有關(guān)RAM和ROM的敘述中，正確的是（）。

A:RAM和ROM都是采用隨機(jī)存取的方式進(jìn)行信息訪問B:RAM和ROM都可用作CacheC:RAM和ROM都需要進(jìn)行刷新D:RAM是易失性存儲器，ROM是非易失性存儲器答案:RAM是易失性存儲器，ROM是非易失性存儲器寄存器中的值有時是地址，有時是數(shù)據(jù)，它們在形式上沒有差別，只有通過指令操作碼或?qū)ぶ贩绞轿徊拍茏R別它是數(shù)據(jù)還是地址。（）

A:錯B:對答案:對在C語言程序中，有下列語句：floatf=2.5+1e10;f=f-1e10;f的結(jié)果是2.5。（）

A:錯B:對答案:對對于IEEE754單精度浮點數(shù)加減運算，只要對階時得到的兩個階碼之差的絕對值大于等于25，就無須繼續(xù)進(jìn)行后續(xù)處理，此時運算結(jié)果直接取階大的那個數(shù)。（注：考慮到有附加位）（）

A:錯B:對答案:對?以下是有關(guān)段式存儲管理的敘述，其中錯誤的是（）。

A:分段方式對低級語言程序員和編譯器來說是透明的B:每個段表項必須記錄對應(yīng)段在主存的起始位置和段的長度C:按程序中實際的段來分配主存，所以分配后的存儲塊是可變長的D:段是邏輯結(jié)構(gòu)上相對獨立的程序塊，因此段是可變長的答案:AI參考:在段式存儲管理中，每個段表項通常需要記錄對應(yīng)段在主存的起始位置和段的長度，這是正確的。選項B描述了段表項的基本功能。分段方式對低級語言程序員和編譯器來說是透明的，這也是正確的，因為它使得程序的分段和鏈接過程更加自然和簡單。分段存儲管理按程序中實際的段來分配主存，因此分配后的存儲塊是可變的，這是選項C的正確描述。但是，選項D的描述是錯誤的，因為段的大小在分段存儲管理下通常是固定的。每個段都有其固定的起始位置和長度。因此，段式存儲管理中段是固定長度的。所以，答案是D：段是邏輯結(jié)構(gòu)上相對獨立的程序塊，因此段是可變長的。'?下面有關(guān)ROM和RAM的敘述中，錯誤的是（）。

A:系統(tǒng)的主存由RAM和ROM組成B:系統(tǒng)的主存都只用DRAM芯片實現(xiàn)C:ROM和RAM都采用隨機(jī)訪問方式進(jìn)行讀寫D:RAM是可讀可寫存儲器，ROM是只讀存儲器答案:AI參考:錯誤的是C，ROM和RAM都采用隨機(jī)訪問方式進(jìn)行讀寫。\n\nRAM（RandomAccessMemory）是一種可以隨機(jī)讀寫（讀/寫）的存儲器，即當(dāng)訪問存儲器中的某個位置時，不需要像順序存儲器那樣必須從0開始，可以隨時讀寫。而ROM（Read-OnlyMemory）是一種只讀存儲器，只能讀取數(shù)據(jù)，不能寫入或修改數(shù)據(jù)。\n\nA選項正確，系統(tǒng)的主存由RAM和ROM組成。B選項正確，系統(tǒng)的主存通常用DRAM芯片實現(xiàn)。D選項也正確，RAM是可讀可寫存儲器，ROM是只讀存儲器。而C選項描述錯誤，因為ROM和RAM的讀寫方式不同。'以下給出了改善計算機(jī)性能的4種措施，能夠縮短其執(zhí)行時間的措施是（）。

A:用更快的處理器來替換原來的慢處理器B:增加同類處理器個數(shù)，使得不同的處理器同時執(zhí)行程序C:優(yōu)化編譯生成的代碼使得程序執(zhí)行的總時鐘周期數(shù)減少D:減少指令執(zhí)行過程中訪問內(nèi)存的時間答案:AI參考:能夠縮短計算機(jī)執(zhí)行時間的措施是：A、B、D。\n\n解釋：\n\nA.用更快的處理器來替換原來的慢處理器：使用更快的處理器可以提高執(zhí)行速度，縮短執(zhí)行時間。\n\nB.增加同類處理器個數(shù)，使得不同的處理器同時執(zhí)行程序：通過并行處理，可以縮短執(zhí)行時間。\n\nC.優(yōu)化編譯生成的代碼使得程序執(zhí)行的總時鐘周期數(shù)減少：優(yōu)化編譯生成的代碼可以減少執(zhí)行時間，但這主要是對硬件使用方面的優(yōu)化，直接提升性能效率的關(guān)鍵措施可能仍然是更快的處理器或處理器個數(shù)增多，但并未明確表述為"內(nèi)存"，而指令的存儲部分（也屬于內(nèi)存的一種），大部分都在這方面已經(jīng)具備最優(yōu)的訪問方案。因此如果不在此優(yōu)化訪問內(nèi)存時間的話，這并不能明顯縮短執(zhí)行時間。\n\n因此，選擇A、B、D。'以下是有關(guān)程序直接控制（查詢）I/O方式的敘述，正確的有（）。

A:適合于巡回檢測采樣系統(tǒng)或過程控制系統(tǒng)，以及非隨機(jī)啟動的字符型設(shè)備B:通過CPU執(zhí)行相應(yīng)的無條件傳送程序或查詢程序來完成數(shù)據(jù)傳送C:無條件傳送接口中不記錄狀態(tài)，無須狀態(tài)查詢，可直接定時訪問