第六章時(shí)序邏輯電路一

第6章時(shí)序邏輯電路2024/4/1726時(shí)序邏輯電路的分析和設(shè)計(jì)6.1 時(shí)序邏輯電路的基本概念6.2 時(shí)序邏輯電路的分析方法6.3 同步時(shí)序邏輯電路的設(shè)計(jì)方法6.4 異步時(shí)序邏輯電路設(shè)計(jì)6.5 若干經(jīng)典時(shí)序邏輯電路2024/4/173組合電路存儲電路X1XiZ1ZjY1YkQ1Ql輸出方程：Z=F1(X,Qn)激勵(lì)方程：Y=F2(X,Qn)狀態(tài)方程：Qn+1=F3(Y,Qn)時(shí)序電路的結(jié)構(gòu)框圖時(shí)序邏輯電路的特點(diǎn)：時(shí)序電路由組合電路和存儲電路組成時(shí)序電路中存在著反饋時(shí)序電路在某一時(shí)刻的穩(wěn)定輸出，不僅取決于該時(shí)刻電路的輸入，而且還依賴電路過去的狀態(tài)。也就是說：電路具有記憶能力。時(shí)序電路的基本概念

——基本結(jié)構(gòu)及特點(diǎn)存儲電路可用延遲器件、觸發(fā)器或磁性器件等組成2024/4/174時(shí)序電路的基本概念

——分類同步時(shí)序邏輯電路和異步時(shí)序邏輯電路 根據(jù)時(shí)序電路中狀態(tài)轉(zhuǎn)換與時(shí)鐘脈沖之間的關(guān)系，時(shí)序電路可分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路：若時(shí)序電路中有一個(gè)統(tǒng)一的時(shí)鐘脈沖，電路狀態(tài)的轉(zhuǎn)化是在該時(shí)鐘脈沖作用下同步進(jìn)行的，則該電路為同步時(shí)序邏輯電路若時(shí)序電路中沒有時(shí)鐘脈沖，或雖然有時(shí)鐘信號，但并非所有的電路狀態(tài)更新是與該時(shí)鐘同步的，則這些電路被稱為異步時(shí)序邏輯電路2024/4/175米里型時(shí)序邏輯電路和莫爾型時(shí)序邏輯電路 根據(jù)時(shí)序電路中輸出與輸入之間的關(guān)系，時(shí)序電路可分為米里型(Mealy)時(shí)序邏輯電路和莫爾型(Moore)時(shí)序邏輯電路。若時(shí)序電路的輸出Z1…Zj是輸入X1…Xi和存儲電路狀態(tài)Q1…Ql的函數(shù)，則這類電路為米里型時(shí)序邏輯電路若時(shí)序電路的輸出Z1…Zj僅僅決定于當(dāng)前各存儲電路的狀態(tài)（Q1…Ql），而與輸入信號無關(guān)，則這類電路為莫爾型時(shí)序邏輯電路時(shí)序電路的基本概念

——分類P2802024/4/176時(shí)序電路的基本概念

——描述方法（1）邏輯方程表達(dá)式（2）狀態(tài)表（3）狀態(tài)圖（4）時(shí)序圖2024/4/177組合電路存儲電路X1XiZ1ZiY1YkQ1Ql時(shí)序電路的結(jié)構(gòu)框圖邏輯方程式理論上，可以根據(jù)這三個(gè)方程，唯一地確定時(shí)序電路的邏輯功能缺點(diǎn)：直觀性不好，不容易由邏輯方程直觀地看出該電路的邏輯功能此外，設(shè)計(jì)時(shí)也很難根據(jù)給出的邏輯要求直接寫出上述三個(gè)方程輸出方程：Z=F1(X,Qn)激勵(lì)方程：Y=F2(X,Qn)狀態(tài)方程：Qn+1=F3(Y,Qn)2024/4/178

輸入次態(tài)/輸出現(xiàn)態(tài)XQn

Qn+1/Z

XQ1(n+1)Q0(n+1)/Z

0

10000/001/00101/010/01111/000/11010/011/0狀態(tài)表讀法：處在現(xiàn)態(tài)Qn的時(shí)序邏輯電路，當(dāng)輸入為X時(shí)，該電路將進(jìn)入輸出為Z的次態(tài)Qn+1狀態(tài)表

反映時(shí)序邏輯電路的輸出Z、次態(tài)Qn+1和電路的輸入X、現(xiàn)態(tài)Qn對應(yīng)取值關(guān)系的表格稱為狀態(tài)表Q1n,Q0n2024/4/17900010/0時(shí)序電路的狀態(tài)轉(zhuǎn)換圖1/11/0

0/1Q1Q0X/ZQ:電路的狀態(tài)；X:輸入；Z:輸出意義：在X輸入取值條件下，電路將產(chǎn)生相應(yīng)的輸出Z，同時(shí)發(fā)生如箭頭所指的狀態(tài)轉(zhuǎn)換狀態(tài)圖

反映時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的圖稱為狀態(tài)圖。Q1Q0/Z另一種表示方法2024/4/1710CPJKQ/QtCPHtCPLtCPLHtCPHLJK觸發(fā)器的時(shí)序圖時(shí)序圖時(shí)序圖即時(shí)序電路的工作波形圖。它能直觀地描述時(shí)序電路的輸入信號、時(shí)鐘信號、輸出信號及電路的狀態(tài)轉(zhuǎn)換等在時(shí)間軸的先后關(guān)系。（時(shí)序圖可能并不完全表達(dá)電路的全部轉(zhuǎn)換過程，一般僅用來表達(dá)關(guān)鍵時(shí)序的轉(zhuǎn)換）2024/4/1711分析時(shí)序邏輯電路的一般步驟根據(jù)給定的時(shí)序邏輯電路圖，通過分析，求出它的輸出Z的變化規(guī)律、以及電路狀態(tài)Q的轉(zhuǎn)換規(guī)律，進(jìn)而說明該時(shí)序電路的邏輯功能和工作特性一般步驟：根據(jù)給定的時(shí)序邏輯電路圖寫出下列各邏輯方程式：各觸發(fā)器的時(shí)鐘信號CP的邏輯表達(dá)式；時(shí)序電路的輸出方程：Z=F1(X,Qn)；各觸發(fā)器的激勵(lì)方程：Y=F2(X,Qn)將激勵(lì)方程代入相應(yīng)觸發(fā)器的特征方程，求得各觸發(fā)器的次態(tài)方程，也就是時(shí)序邏輯電路的狀態(tài)方程：Qn+1=F3(Y,Qn)根據(jù)狀態(tài)方程和輸出方程，列出該時(shí)序邏輯電路的狀態(tài)表，畫出狀態(tài)圖或時(shí)序圖根據(jù)狀態(tài)圖或時(shí)序圖總結(jié)該時(shí)序邏輯電路的邏輯功能2024/4/1712例1Mealy同步電路P2822024/4/1713方程組輸出方程組：激勵(lì)方程組：狀態(tài)方程組：特征方程2024/4/1714真值表和狀態(tài)圖

AQ1(n+1)Q0(n+1)/YQ1nQ0n

0

10000/001/00101/010/01010/011/01111/000/1功能分析：A作為使能信號的帶進(jìn)位的2bit計(jì)數(shù)器2024/4/1715時(shí)序圖Mealy型結(jié)構(gòu)可能造成空翻問題2024/4/1716例2P285

該電路中的存儲電路由一個(gè)統(tǒng)一的時(shí)鐘信號觸發(fā)，因此該電路是一個(gè)同步時(shí)序邏輯電路從輸出Z可以看出，該電路是Moore型時(shí)序邏輯電路2024/4/17171.寫出各邏輯方程式：（1）該電路為同步時(shí)序邏輯電路，無須寫出時(shí)鐘信號CP的邏輯表達(dá)式。CP脈沖為下降沿觸發(fā)。（2）輸出方程：

Z=Q1nQ0n（3）激勵(lì)方程：

J0=K0=1；J1=K1=X

Q0n例22.將驅(qū)動(dòng)方程代入相應(yīng)JK觸發(fā)器的特征方程，求得各觸發(fā)器的次態(tài)方程為：

2024/4/17183.列狀態(tài)表、畫狀態(tài)圖和時(shí)序圖具體做法：（1）先列出電路現(xiàn)態(tài)Q1nQ0n的所有組合和輸入X的所有組合（2）根據(jù)輸出方程和狀態(tài)激勵(lì)方程，逐行添入當(dāng)前輸出Z的相應(yīng)值和次態(tài)的相應(yīng)值。

XQ1(n+1)Q0(n+1)/ZQ1nQ0n

0

10001/011/00110/000/01011/001/01100/110/1狀態(tài)表狀態(tài)圖

2024/4/1719

XQ1(n+1)Q0(n+1)

/ZQ1nQ0n

0

10001/011/00110/000/01011/001/01100/110/1狀態(tài)表0/01/11/00/1000111101/00/00/01/0

設(shè)電路的初始狀態(tài)Q1nQ0n=00，根據(jù)狀態(tài)表和狀態(tài)圖，可畫出在一系列CP脈沖作用下電路的時(shí)序圖CPXQ0Q1Z狀態(tài)圖時(shí)序圖2024/4/17204.邏輯功能分析由該電路的狀態(tài)圖可以看出，此電路是一個(gè)可控計(jì)數(shù)器：當(dāng)X=0時(shí)，電路進(jìn)行加法計(jì)數(shù)，在時(shí)鐘脈沖作用下，Q1Q0的數(shù)值從00到11遞增，每經(jīng)過4個(gè)時(shí)鐘脈沖作用后，電路的狀態(tài)循環(huán)一次。同時(shí)在Z端輸出一個(gè)進(jìn)位信號。當(dāng)X=1時(shí)，進(jìn)行減1計(jì)數(shù)，也是每經(jīng)過4個(gè)時(shí)鐘脈沖作用后，電路的狀態(tài)循環(huán)一次。Z是借位信號。狀態(tài)圖0/01/11/00/1000111101/00/00/01/0CPXQ0Q1Z2024/4/1721例3P287該電路是一個(gè)同步時(shí)序邏輯電路由于輸出信號僅是存儲電路狀態(tài)的函數(shù)，因此該電路是莫爾型時(shí)序邏輯電路輸入端個(gè)數(shù)=0，輸出端個(gè)數(shù)=32024/4/1722寫出各邏輯方程式：CP脈沖：上升沿觸發(fā)輸出方程：Z0=Q0n

；Z1=Q1n

；Z2=Q2n激勵(lì)方程：D0=/Q0n/Q1n；D1=Q0n

；D2=Q1n

將激勵(lì)方程代入相應(yīng)D觸發(fā)器的特征方程，求得各觸發(fā)器的次態(tài)方程為：

Q0(n+1)=D0=/Q0n/Q1nQ1(n+1)=D1=Q0nQ2(n+1)=D2=Q1n2024/4/1723

由于該電路中輸出與現(xiàn)態(tài)完全相同，Z0=Q0n

；Z1=Q1n

；Z2=Q2n，所以狀態(tài)表中可以不列輸出。輸入X也省略。狀態(tài)表簡化為：Q2nQ1nQ0nQ2(n+1)Q1(n+1)Q0(n+1)000

001

010011

100101110111

001

010

100110

001010

100110狀態(tài)方程：

Q0(n+1)=D0=/Q0n/Q1nQ1(n+1)=D1=Q0nQ2(n+1)=D2=Q1n

由狀態(tài)圖可見，001、010和100這三個(gè)狀態(tài)形成了閉合回路，在電路正常工作時(shí)，電路狀態(tài)總是按照回路中的箭頭方向循環(huán)變化，因此這三個(gè)狀態(tài)構(gòu)成了有效序列，稱它們?yōu)橛行顟B(tài)，其余的5個(gè)狀態(tài)稱為無效狀態(tài)。011110111000001100010101狀態(tài)圖列狀態(tài)表、畫狀態(tài)圖和時(shí)序圖2024/4/1724邏輯功能分析由時(shí)序圖可以看出，這個(gè)電路在工作時(shí)，各觸發(fā)器的Q輸出端輪流出現(xiàn)一個(gè)脈沖信號，其寬度為一個(gè)CP周期，即一個(gè)TCP，循環(huán)周期為3個(gè)TCP

，這個(gè)動(dòng)作可以看作在CP脈沖作用下，電路把寬度為1TCP的脈沖依次分配給Q0、Q1和Q2各端，所以此電路的功能為脈沖分配器或節(jié)拍脈沖產(chǎn)生器由狀態(tài)圖還可以看出，當(dāng)電路由于某種原因進(jìn)入無效狀態(tài)時(shí)，在CP脈沖作用后，電路可以自動(dòng)返回到有序序列，這種能力被稱為電路具有自啟動(dòng)能力CPQ0Q1Q2TCPOneHot狀態(tài)編碼器011110111000001100010101狀態(tài)圖2024/4/1725Q2nQ1nQ0nQ2(n+1)Q1(n+1)Q0(n+1)

000

001010011

100101110111

001

010100110

001010100110

設(shè)電路的初始狀態(tài)000，根據(jù)狀態(tài)表和狀態(tài)圖，可以畫出在一系列CP脈沖作用下該電路的時(shí)序圖。011110111000001100010101狀態(tài)圖CPQ0Q1Q2TCP時(shí)序圖2024/4/1726異步時(shí)序電路分析P306該電路是一個(gè)異步時(shí)序邏輯電路由于輸出信號僅是存儲電路狀態(tài)的函數(shù)，因此該電路是莫爾型時(shí)序邏輯電路異步時(shí)序邏輯電路與同步時(shí)序邏輯電路的區(qū)別在于它沒有一個(gè)統(tǒng)一的時(shí)鐘脈沖，因此在分析電路的狀態(tài)變化時(shí)，除了考慮驅(qū)動(dòng)信號外，要特別注意其CP輸入的情況，即根據(jù)各觸發(fā)器的CP脈沖的邏輯表達(dá)式及觸發(fā)方式，確定各CP端是否有觸發(fā)信號作用。2024/4/1727邏輯電路圖例4異步時(shí)序電路分析寫出各邏輯方程式：CP表達(dá)式：CP0=CP(上升沿觸發(fā))；CP1=Q0(上升沿觸發(fā))輸出方程：Z=Q1nQ0n激勵(lì)方程：D0=/Q0n；D1=/Q1n2024/4/1728例4狀態(tài)方程列狀態(tài)表、畫狀態(tài)圖和時(shí)序圖Q1nQ0nCP1CP0Q1(n+1)Q0(n+1)/Z000110

11