《電工學》-秦曾煌主編第六版下冊-電子技術-第21章

第21章觸發(fā)器和時序邏輯電路21.1雙穩(wěn)態(tài)觸發(fā)器21.2存放器21.3計數(shù)器21.5由555定時器組成的單穩(wěn)態(tài)觸發(fā)器和無穩(wěn)態(tài)觸發(fā)器21.4時序邏輯電路的分析本章要求1.掌握R－S、J－K、D觸發(fā)器的邏輯功能及不同結構觸發(fā)器的動作特點。2.掌握存放器、移位存放器、二進制計數(shù)器、十進制計數(shù)器的邏輯功能，會分析時序邏輯電路。3.學會使用本章所介紹的各種集成電路。4.了解集成定時器及由它組成的單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的工作原理。第21章觸發(fā)器和時序邏輯電路

電路的輸出狀態(tài)不僅取決于當時的輸入信號，而且與電路原來的狀態(tài)有關。當輸入信號消失后，電路狀態(tài)仍維持不變。這種具有存貯記憶功能的電路稱為時序邏輯電路。時序邏輯電路的特點：下面介紹雙穩(wěn)態(tài)觸發(fā)器，它是構成時序電路的根本邏輯單元。21.1雙穩(wěn)態(tài)觸發(fā)器21.1.2J－K觸發(fā)器21.1.3D觸發(fā)器22.1.4觸發(fā)器邏輯功能轉換21.1.1R－S觸發(fā)器21.1雙穩(wěn)態(tài)觸發(fā)器特點：1、有兩個穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)；2、能根據(jù)輸入信號將觸發(fā)器置成“0”或“1”態(tài)；3、輸入信號消失后，被置成的“0”或“1”態(tài)能保存下來，即具有記憶功能。雙穩(wěn)態(tài)觸發(fā)器：

是一種具有記憶功能的邏輯單元電路，它能儲存一位二進制碼。21.1.1R－S觸發(fā)器兩互補輸出端1.根本R－S觸發(fā)器兩輸入端&QQ.G1&.G2SDRD正常情況下，兩輸出端的狀態(tài)保持相反。通常以Q端的邏輯電平表示觸發(fā)器的狀態(tài)，即Q=1，Q=0時，稱為“1”態(tài)；反之為“0”態(tài)。反響線觸發(fā)器輸出與輸入的邏輯關系1001設觸發(fā)器原態(tài)為“1”態(tài)。翻轉為“0”態(tài)(1)SD=1，RD=01010QQ.G1&.&G2SDRD設原態(tài)為“0”態(tài)1001110觸發(fā)器保持“0”態(tài)不變復位0結論:不論觸發(fā)器原來為何種狀態(tài)，當SD=1，

RD=0時，

將使觸發(fā)器置“0”或稱為復位。QQ.G1&.&G2SDRD01設原態(tài)為“0”態(tài)011100翻轉為“1”態(tài)(2)SD=0，RD=1QQ.G1&.&G2SDRD設原態(tài)為“1”態(tài)0110001觸發(fā)器保持“1”態(tài)不變置位1結論:不論觸發(fā)器原來為何種狀態(tài)，當SD=0，

RD=1時，

將使觸發(fā)器置“1”或稱為置位。QQ.G1&.&G2SDRD11設原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3)SD=1，RD=1QQ.G1&.&G2SDRD設原態(tài)為“1”態(tài)1110001觸發(fā)器保持“1”態(tài)不變1當SD=1，

RD=1時，觸發(fā)器保持原來的狀態(tài)，

即觸發(fā)器具有保持、記憶功能。QQ.G1&.&G2SDRD110011111110假設G1先翻轉，那么觸發(fā)器為“0”態(tài)“1”態(tài)(4)SD=0，RD=0

當信號SD=RD

=0同時變?yōu)?時，由于與非門的翻轉時間不可能完全相同，觸發(fā)器狀態(tài)可能是“1”態(tài)，也可能是“0”態(tài)，不能根據(jù)輸入信號確定。QQ.G1&.&G2SDRD10假設先翻轉根本R－S觸發(fā)器狀態(tài)表邏輯符號RD(ResetDirect)-直接置“0”端(復位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不變保持00同時變1后不確定功能低電平有效缺陷：存在不確定態(tài)，不能受控制。2.可控RS觸發(fā)器根本R-S觸發(fā)器導引電路&G4SR&G3C.&G1&G2.SDRDQQ時鐘脈沖當C=0時011

R，S輸入狀態(tài)不起作用。

觸發(fā)器狀態(tài)不變11.&G1&G2.SDRDQQ&G4SR&G3C

SD，RD用于預置觸發(fā)器的初始狀態(tài)，

工作過程中應處于高電平，對電路工作狀態(tài)無影響。被封鎖被封鎖當C=1時1翻開觸發(fā)器狀態(tài)由R，S輸入狀態(tài)決定。11翻開觸發(fā)器的翻轉時刻受C控制（C高電平時翻轉），而觸發(fā)器的狀態(tài)由R，S的狀態(tài)決定。.&G1&G2.SDRDQQ&G4SR&G3C當C=1時1翻開(1)S=0,R=00011觸發(fā)器保持原態(tài)觸發(fā)器狀態(tài)由R，S輸入狀態(tài)決定。11翻開.&G1&G2.SDRDQQ&G4SR&G3C1101010(2)S=0,R=1觸發(fā)器置“0”(3)S=1,R=0觸發(fā)器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1當時鐘由1變0后觸發(fā)器狀態(tài)不定11.&G1&G2.SDRDQQ&G4SR&G3C可控RS狀態(tài)表00SR01010111不定Qn+1QnQn—時鐘到來前觸發(fā)器的狀態(tài)Qn+1—時鐘到來后觸發(fā)器的狀態(tài)邏輯符號QQSR

CSDRDC高電平時觸發(fā)器狀態(tài)由R、S確定例：畫出可控R－S觸發(fā)器的輸出波形RSC不定不定可控R－S狀態(tài)表C高電平時觸發(fā)器狀態(tài)由R、S確定QQ0100SR01010111不定Qn+1Qn存在問題：時鐘脈沖不能過寬，否那么出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈沖期間觸發(fā)器翻轉一次以上。C克服方法：采用JK觸發(fā)器或D觸發(fā)器00SR01010

111

不定Qn+1QnQ=SQ=R21.1.2JK觸發(fā)器1.電路結構從觸發(fā)器主觸發(fā)器反響線C

C

CF主JKRS

CF從QQQSDRD1互補時鐘控制主、從觸發(fā)器不能同時翻轉2.工作原理01F主翻開F主狀態(tài)由J、K決定，接收信號并暫存。F從封鎖F從狀態(tài)保持不變。01CRS

CF從QQQSDRD1

CF主JKC

C0110狀態(tài)保持不變。從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。F從翻開F主封鎖0RS

CF從QQQSDRD1

CF主JKC

C01C01010010C高電平時觸發(fā)器接收信號并暫存〔即F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)保持不變〕。要求C高電平期間J、K的狀態(tài)保持不變。C下降沿()觸發(fā)器翻轉（F從狀態(tài)與F主狀態(tài)一致）。C低電平時,F主封鎖J、K不起作用CRS

CF從QQQSDRD1

CF主JKC

01RS

CF從QQQSDRD1

CF主JKC

C010分析JK觸發(fā)器的邏輯功能(1)J=1,K=1設觸發(fā)器原態(tài)為“0”態(tài)翻轉為“1”態(tài)110110101001狀態(tài)不變主從狀態(tài)一致狀態(tài)不變01RS

CF從QQQSDRD1

CF主JKC

C010(1)J=1,K=110設觸發(fā)器原態(tài)為“1”態(tài)為“？”狀態(tài)J=1,K=1時，每來一個時鐘脈沖，狀態(tài)翻轉一次，即具有計數(shù)功能。(1)J=1,K=1“0”態(tài)01RS

CF從QQQSDRD1

CF主JKC

C010(2)J=0，K=1設觸發(fā)器原態(tài)為“1”態(tài)翻轉為“0”態(tài)01100101011001設觸發(fā)器原態(tài)為“0”態(tài)為“？”態(tài)“0”態(tài)01RS

CF從QQQSDRD1

CF主JKC

C010(3)J=1，K=0設觸發(fā)器原態(tài)為“0”態(tài)翻轉為“1”態(tài)10011010100101設觸發(fā)器原態(tài)為“1”態(tài)為“？”態(tài)“1”態(tài)RS

CF從QQQSDRD1

CF主JKC

C010(4)J=0，K=0設觸發(fā)器原態(tài)為“0”態(tài)保持原態(tài)00010001保持原態(tài)保持原態(tài)設觸發(fā)器原態(tài)為“1”態(tài)為“？”態(tài)“1”態(tài)RS

CF從QQQSDRD1

CF主JKC

C010結論：C高電平時F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)不變。C下降沿()觸發(fā)器翻轉（F從狀態(tài)與F主狀態(tài)一致）。3.JK觸發(fā)器的邏輯功能Qn10011100Qn01C高電平時F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)不變。C下降沿()觸發(fā)器翻轉（F從狀態(tài)與F主狀態(tài)一致）。J

K

Qn

Qn+100011011JK觸發(fā)器狀態(tài)表0101010100010101Qn+1QnJK11QnJ

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表(保持功能)

(置“0”功能)

(置“1”功能)(計數(shù)功能)C下降沿觸發(fā)翻轉SD、RD為直接置1、置0端，不受時鐘控制，低電平有效，觸發(fā)器工作時SD、RD應接高電平。邏輯符號

CQJKSDRDQ例：JK觸發(fā)器工作波形CJKQ下降沿觸發(fā)翻轉1000011100觸發(fā)器狀態(tài)由C高電平時的J、K決定。CJKQ1110010011CJKQ0110111001根本R-S觸發(fā)器導引電路&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3D觸發(fā)器1.電路結構反響線&G2&G1QQSDRD&G3&G4&G5&G6CD2.邏輯功能01〔1〕D=01觸發(fā)器狀態(tài)不變0當C

=0時110當C

=1時0101觸發(fā)器置“0”封鎖在C

=1期間，觸發(fā)器保持“0”不變&G2&G1QQSDRD&G3&G4&G5&G6CD2.邏輯功能01〔2〕D=10觸發(fā)器狀態(tài)不變1當C

=0時111當C

=1時0110觸發(fā)器置“1”封鎖在C

=1期間，觸發(fā)器保持“1”不變封鎖D觸發(fā)器狀態(tài)表D

Qn+1

0101上升沿觸發(fā)翻轉邏輯符號DCQQRDSDC上升沿前接收信號，上降沿時觸發(fā)器翻轉，〔其Q的狀態(tài)與D狀態(tài)一致；但Q的狀態(tài)總比D的狀態(tài)變化晚一步，即Qn+1=Dn；上升沿后輸入D不再起作用，觸發(fā)器狀態(tài)保持。(即不會空翻)結論：例：D觸發(fā)器工作波形圖CDQ上升沿觸發(fā)翻轉10100CDQ0101021.1.4觸發(fā)器邏輯功能的轉換1.將JK觸發(fā)器轉換為D觸發(fā)器當J=D，K=D時，兩觸發(fā)器狀態(tài)相同D觸發(fā)器狀態(tài)表D

Qn+1

0101J

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表D1

CQJKSDRDQ仍為下降沿觸發(fā)翻轉2.將JK觸發(fā)器轉換為T觸發(fā)器T

CQJKSDRDQT觸發(fā)器狀態(tài)表T

Qn+1

01QnQn(保持功能)(計數(shù)功能)J

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表當J=K時，兩觸發(fā)器狀態(tài)相同3.將D觸發(fā)器轉換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能即來一個C，觸發(fā)器就翻轉一次。CQD=QD觸發(fā)器狀態(tài)表D

Qn+1

0101

CQQD21.2存放器存放器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進制數(shù)，存放n位二進制時，要n個觸發(fā)器。按功能分數(shù)碼寄存器移位寄存器21.2.1數(shù)碼存放器僅有存放數(shù)碼的功能。清零存放指令通常由D觸發(fā)器或R-S觸發(fā)器組成并行輸入方式RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101存放數(shù)碼1101觸發(fā)器狀態(tài)不變RDSDd3RDSDd2RDSDd1RDSDd010清零1100存放指令&Q0&Q1&Q2&Q3取數(shù)指令1100并行輸出方式&&&&QQQQ00000011狀態(tài)保持不變10101111動畫21.2.2移位存放器不僅能存放數(shù)碼，還有移位的功能。所謂移位，就是每來一個移位脈沖，存放器中所存放的數(shù)據(jù)就向左或向右順序移動一位。按移位方式分類單向移位寄存器雙向移位寄存器存放數(shù)碼1.單向移位存放器清零D1移位脈沖23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q0QJKF2QJKF1QJKF3數(shù)據(jù)依次向左移動，稱左移存放器，輸入方式為串行輸入。QQQ從高位向低位依次輸入1110010110011000輸出再輸入四個移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脈沖786左移存放器波形圖12345678C1111011DQ0Q3Q2Q11110待存數(shù)據(jù)1011存入存放器0111從Q3取出四位左移移位存放器狀態(tài)表0001123移位脈沖Q2Q1Q0移位過程Q3寄存數(shù)碼D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行輸出再繼續(xù)輸入四個移位脈沖,從 Q3端串行輸出1011數(shù)碼右移移位存放器存放器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d右移串行輸入左移串行輸入并行輸入UCCQ0Q1Q2Q3S1S0

C16151413121110913456782D0D1D2D3DSRDSL

RDGND74LS1942.雙向移位存放器：既能左移也能右移。0111100011011直接清零(異步)保持右移(從Q0向右移動)左移(從Q3向左移動)并行輸入

RD

CS1

S0功能

74LS194功能表UCCQ0Q1Q2Q3S1S0

C16151413121110974LS19413456782D0D1D2D3DSRDSL

RDGND21.3計數(shù)器計數(shù)器是數(shù)字電路和計算機中廣泛應用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器(按計數(shù)功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)

二進制計數(shù)器十進制計數(shù)器

N

進制計數(shù)器(按計數(shù)制)21.3.1二進制計數(shù)器按二進制的規(guī)律累計脈沖個數(shù)，它也是構成其它進制計數(shù)器的根底。要構成n位二進制計數(shù)器，需用n個具有計數(shù)功能的觸發(fā)器。1.異步二進制加法計數(shù)器異步計數(shù)器：計數(shù)脈沖C不是同時加到各位觸發(fā)器。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉后,后級觸發(fā)器才能翻轉。二進制數(shù)

Q2

Q1

Q0

000010012010301141005101611071118000脈沖數(shù)(C)二進制加法計數(shù)器狀態(tài)表從狀態(tài)表可看出：最低位觸發(fā)器來一個脈沖就翻轉一次，每個觸發(fā)器由1變?yōu)?時，要產生進位信號,這個進位信號應使相鄰的高位觸發(fā)器翻轉。1010當J、K=1時，具有計數(shù)功能，每來一個脈沖觸發(fā)器就翻轉一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖三位異步二進制加法計數(shù)器在電路圖中J、Ｋ懸空表示J=K=1下降沿觸發(fā)翻轉每來一個C翻轉一次當相鄰低位觸發(fā)器由1變0時翻轉異步二進制加法器工作波形2分頻4分頻8分頻每個觸發(fā)器翻轉的時間有先后，與計數(shù)脈沖不同步C12345678Q0Q1Q2用D觸發(fā)器構成三位二進制異步加法器？？2、假設構成減法計數(shù)器C又如何連接？思考1、各觸發(fā)器C應如何連接？各D觸發(fā)器已接成T′觸發(fā)器，即具有計數(shù)功能C清零RDQDQQ0F0QDQQ0F1QDQQ3F22.同步二進制加法計數(shù)器異步二進制加法計數(shù)器線路聯(lián)接簡單。各觸發(fā)器是逐級翻轉，因而工作速度較慢。同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。同步計數(shù)器由于各觸發(fā)器同步翻轉，因此工作速度快。但接線較復雜。同步計數(shù)器組成原則:根據(jù)翻轉條件，確定觸發(fā)器級間連接方式—找出J、K輸入端的聯(lián)接方式。二進制數(shù)

Q2

Q1

Q0

000010012010301141005101611071118000脈沖數(shù)(C)二進制加法計數(shù)器狀態(tài)表

從狀態(tài)表可看出：最低位觸發(fā)器F0每來一個脈沖就翻轉一次；F1：當Q0=1時，再來一個脈沖那么翻轉一次；F2：當Q0=Q1=1時，再來一個脈沖那么翻轉一次。四位二進制同步加法計數(shù)器級間連接的邏輯關系觸發(fā)器翻轉條件

J、K端邏輯表達式J、K端邏輯表達式F0每輸入一C翻一次F1F2F3J0=K0=1Q0=1J1=K1=Q0Q0=Q1=1J2=K2=Q1

Q0Q0=Q1=Q2=1J3=K3=Q2

Q1

Q0J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0由J、K端邏輯表達式，可得出四位同步二進制計數(shù)器的邏輯電路。〔只畫出三位同步二進制計數(shù)器的邏輯電路〕〔加法〕〔減法〕三位同步二進制加法計數(shù)器計數(shù)脈沖同時加到各位觸發(fā)器上，當每個脈沖到來后觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。

最低位觸發(fā)器F0每一個脈沖就翻轉一次；F1：當Q0=1時，再來一個脈沖則翻轉一次；F2：當Q0=Q1=1時，再來一個脈沖則翻轉一次。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖C12345678Q0Q1Q2各觸發(fā)器狀態(tài)的變換和計數(shù)脈沖同步例1:分析圖示邏輯電路的邏輯功能,說明其用處。

設初始狀態(tài)為“000”。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖解：1.寫出各觸發(fā)器

J、K端和C端的邏輯表達式

C0=C

K0=1

J0=Q2K1=1

J1=1C1=Q0J2=Q0Q1K2=1C2=C

RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖解：當初始狀態(tài)為“000”時，各觸發(fā)器J、K端和C端的電平為

C0=C=0K0=1

J0=Q2=1K1=1

J1=1C1=Q0=0J2=Q0Q1=0K2=1C2=C=0

RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖011111CJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q0011111011111011111111101011111000010012010301141005000由表可知，經5個脈沖循環(huán)一次，為五進制計數(shù)器。2.列寫狀態(tài)轉換表，分析其狀態(tài)轉換過程C1=Q0由于計數(shù)脈沖沒有同時加到各位觸發(fā)器上，所以為異步計數(shù)器。異步五進制計數(shù)器工作波形C12345Q0Q1Q2111110000000000000

C0=C

K0=1

J0=Q2K1=1

J1=1C1=Q0J2=Q0Q1K2=1C2=C

例2:分析圖示邏輯電路的邏輯功能,說明其用處。

設初始狀態(tài)為“000”。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計數(shù)脈沖解：寫出各觸發(fā)器輸出端的邏輯表達式列寫狀態(tài)轉換表，分析其狀態(tài)轉換過程010111CQ2Q1Q00111110111111111111111110111110000100120103011410051010111115000由表可知，經6個脈沖循環(huán)一次，為六進制計數(shù)器。C1=C2=Q0異步六進制計數(shù)器工作波形Q0Q1Q2C12345610000000000100001111121.3.2十進制計數(shù)器十進制計數(shù)器：計數(shù)規(guī)律：“逢十進一”。它是用四位二進制數(shù)表示對應的十進制數(shù)，所以又稱為二-十進制計數(shù)器。四位二進制可以表示十六種狀態(tài)，為了表示十進制數(shù)的十個狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有不同的安排，這里僅介紹廣泛使用8421編碼的十進制計數(shù)器。二進制數(shù)Q3Q2Q1Q0脈沖數(shù)(C)十進制數(shù)0123456789100000000100100011010001010110011110001001000001234567890十進制加法計數(shù)器狀態(tài)表1.十進制同步加法計數(shù)器RDQJKQF0QJKQF1C計數(shù)脈沖QJKQF2QJKQQ3F3Q2Q1Q0Q0Q1Q2Q3C12345678910十進制計數(shù)器工作波形100100002.異步十進制計數(shù)器

74LS290是異步二-五-十進制集成計數(shù)器Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF074LS290功能表輸入輸出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一為“0”有任一為“0”計數(shù)清零置9

反響置“0”法：當滿足一定的條件時，利用計數(shù)器的復位端強迫計數(shù)器清零，重新開始新一輪計數(shù)。利用反響置“0”法可用已有的計數(shù)器得出小于原進制的計數(shù)器。例：用一片74LS290可構成十進制計數(shù)器，如將十進制計數(shù)器適當改接，利用其清零端進行反響清零，那么可得出十以內的任意進制計數(shù)器。21.3.3任意進制計數(shù)器用一片74LS290構成十以內的任意進制計數(shù)器例：六進制計數(shù)器二進制數(shù)Q3Q2Q1Q0脈沖數(shù)(C)十進制數(shù)0123456789100000000100100011010001010110011110001001000001234567890六種狀態(tài)例：六進制計數(shù)器Q3Q2Q1Q000000001001000110100010101100111100010010000六種狀態(tài)當狀態(tài)0110〔6〕出現(xiàn)時，將Q2=1，Q1=1送到復位端R01和R02，使計數(shù)器立即清零。狀態(tài)0110僅瞬間存在。74LS290為異步清零的計數(shù)器反響置“0”實現(xiàn)方法:1111六進制計數(shù)器S92S91Q3Q0Q2Q1R01R02C1C0計數(shù)脈沖計數(shù)器清零七進制計數(shù)器當出現(xiàn)0110〔6〕時，應立即使計數(shù)器清零，重新開始新一輪計數(shù)。當出現(xiàn)

0111(7)時，計數(shù)器立即清零，重新開始新一輪計數(shù)。S92S91Q3Q0Q2Q1R01R02C1C0計數(shù)脈沖計數(shù)器清零&.二片74LS290可構成100以內的計數(shù)器例：二十四進制計數(shù)器二十四分頻輸出.0010(2)0100(4)S92S91Q3Q0Q2Q1R01R02C1C0計數(shù)脈沖S92S91Q3Q0Q2Q1R01R02C1C0十位個位兩位十進制計數(shù)器〔100進制〕21.3.4環(huán)行計數(shù)器工作原理：Q1DF1Q2DF2Q3DF3Q0DF0C先將計數(shù)器置為Q3Q2Q1Q0=1000

而后每來一個C，其各觸發(fā)器狀態(tài)依次右移一位。即：1000010000100001環(huán)行計數(shù)器工作波形C1234Q2Q1Q0Q3環(huán)行計數(shù)器可作為順序脈沖發(fā)生器。21.3.5環(huán)行分配器QJKQQ0F0QJKQQ1F1QJKQQ2F2CQ0Q1Q2K0=Q2

J0=Q2

J1=Q0J2=Q1

K1=Q0

K2=Q1環(huán)行分配器工作波形Q2Q1Q0C12345678Q0Q1Q2

可產生相移為

的順序脈沖。21.4時序邏輯電路的分析1.分析電路的組成2.列出驅動方程3.列出狀態(tài)方程4.列出邏輯狀態(tài)表5.畫出狀態(tài)循環(huán)圖6.分析邏輯功能電路，求其邏輯功能。用逐次推斷狀態(tài)法。21.5由555定時器組成的

單穩(wěn)態(tài)觸發(fā)器和無穩(wěn)態(tài)觸發(fā)器555定時器是一種將模擬電路和數(shù)字電路集成