數(shù)字邏輯與數(shù)字系統(tǒng)智慧樹知到期末考試答案2024年

數(shù)字邏輯與數(shù)字系統(tǒng)智慧樹知到期末考試答案2024年數(shù)字邏輯與數(shù)字系統(tǒng)在()的情況下，“或非”運(yùn)算的結(jié)果是邏輯1。

A:任一輸入為1B:任一輸入為0，其他輸入為1C:全部輸入是1D:全部輸入是0答案:全部輸入是0下列器件中，具有串行—并行數(shù)據(jù)轉(zhuǎn)換功能的是

A:譯碼器B:計(jì)數(shù)器C:數(shù)據(jù)比較器D:移位寄存器答案:移位寄存器布爾代數(shù)的與或非，運(yùn)算優(yōu)先級(jí)是

A:或>與>非B:非>與>或C:非>或>與D:與>或>非答案:非與或基本的邏輯運(yùn)算是

A:異或B:與非C:與、或、非D:或非答案:與非下列邏輯等式中不成立的是：

A:B:C:D:答案:C數(shù)字系統(tǒng)中，采用（）可以將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算

A:BCD碼B:ACSII碼C:補(bǔ)碼D:原碼答案:補(bǔ)碼下列標(biāo)示符哪些是合法的？

A:$timeB:mux#C:_dateD:8sum答案:_date卡諾圖的畫圈原則中，說法錯(cuò)誤的是

A:質(zhì)主蘊(yùn)含項(xiàng)一定出現(xiàn)在最簡(jiǎn)解中B:質(zhì)主蘊(yùn)含項(xiàng)一定是能圈的最大圈C:最簡(jiǎn)表達(dá)式一定含有最少的圓圈數(shù)目D:最簡(jiǎn)表達(dá)式中一定有質(zhì)主蘊(yùn)含項(xiàng)答案:最簡(jiǎn)表達(dá)式中一定有質(zhì)主蘊(yùn)含項(xiàng)哪種器件中存儲(chǔ)的信息在掉電以后即丟失

A:FlashB:E2PROMC:SRAMD:EPROM答案:SRAM一個(gè)存儲(chǔ)器共有10根地址線，8根位線（數(shù)據(jù)輸出線），則其存儲(chǔ)容量為

A:10×8B:102×8C:10×82D:210×8答案:210×8二進(jìn)制數(shù)最高有效位（MSB）的含義是

A:中間權(quán)值B:主要有效位C:最小權(quán)值D:最大權(quán)值答案:最大權(quán)值在Verilog中定義了宏名`definesuma+b+c下面宏名引用正確的是（）

A:out=`sum+dB:都正確C:out='sum+dD:out=sum+d答案:out=`sum+d時(shí)間尺度定義為timescale10ns/100ps，以下說法正確的是（）

A:時(shí)間單位100psB:時(shí)間精度不確定C:時(shí)間精度100psD:時(shí)間精度10ns答案:時(shí)間精度100ps若構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器，所用觸發(fā)器至少（）個(gè)

A:4B:12C:6D:3答案:4一個(gè)4位的二進(jìn)制加法計(jì)數(shù)器，由0000狀態(tài)開始，經(jīng)過25個(gè)時(shí)鐘脈沖后，此計(jì)數(shù)器的狀態(tài)為

A:1010B:1001C:1100D:1000答案:1001同步時(shí)序邏輯電路和異步時(shí)序邏輯電路的區(qū)別在于異步時(shí)序邏輯電路

A:輸出只與內(nèi)部狀態(tài)有關(guān)B:沒有統(tǒng)一的時(shí)鐘脈沖控制C:沒有穩(wěn)定狀態(tài)D:沒有觸發(fā)器答案:沒有統(tǒng)一的時(shí)鐘脈沖控制一個(gè)SystemVerilog測(cè)試程序應(yīng)有哪幾個(gè)部分構(gòu)成（）。

A:待測(cè)模塊B:時(shí)鐘描述C:激勵(lì)信號(hào)D:輸出響應(yīng)答案:激勵(lì)信號(hào)###待測(cè)模塊###輸出響應(yīng)關(guān)于有限狀態(tài)機(jī)描述正確的是

A:Mealy型：輸出有當(dāng)前時(shí)刻狀態(tài)和輸入共同決定B:在狀態(tài)轉(zhuǎn)換圖中狀態(tài)機(jī)的輸出寫在表示狀態(tài)轉(zhuǎn)換的有向邊之上C:Moore型狀態(tài)機(jī)的輸出僅有當(dāng)前狀態(tài)所決定D:描述狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換圖中的圓圈用于表示所處狀態(tài)答案:Moore型狀態(tài)機(jī)的輸出僅有當(dāng)前狀態(tài)所決定;描述狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換圖中的圓圈用于表示所處狀態(tài);Mealy型：輸出有當(dāng)前時(shí)刻狀態(tài)和輸入共同決定當(dāng)一個(gè)表達(dá)式的最簡(jiǎn)表達(dá)式不唯一時(shí)，下列說法正確的是

A:入選最簡(jiǎn)解的卡諾圖圈中，一定都是非質(zhì)主蘊(yùn)含項(xiàng)B:入選最簡(jiǎn)解的卡諾圖圈中，有時(shí)沒有質(zhì)主蘊(yùn)含項(xiàng)C:入選最簡(jiǎn)解的卡諾圖圈中，一定有非質(zhì)主蘊(yùn)含項(xiàng)D:入選最簡(jiǎn)解的卡諾圖圈中，一定都是質(zhì)主蘊(yùn)含項(xiàng)答案:入選最簡(jiǎn)解的卡諾圖圈中，一定有非質(zhì)主蘊(yùn)含項(xiàng);入選最簡(jiǎn)解的卡諾圖圈中，有時(shí)沒有質(zhì)主蘊(yùn)含項(xiàng)計(jì)算機(jī)采用二進(jìn)制存儲(chǔ)信息，二進(jìn)制的優(yōu)點(diǎn)包括（）

A:服務(wù)質(zhì)量高B:運(yùn)算簡(jiǎn)單C:通用性強(qiáng)D:易于物理實(shí)現(xiàn)答案:易于物理實(shí)現(xiàn)###運(yùn)算簡(jiǎn)單###通用性強(qiáng)二進(jìn)制轉(zhuǎn)換的方法正確的是

A:小數(shù)部分基數(shù)除法B:整數(shù)部分基數(shù)除法C:整數(shù)部分基數(shù)乘法D:小數(shù)部分基數(shù)乘法答案:整數(shù)部分基數(shù)除法;小數(shù)部分基數(shù)乘法組合邏輯電路的輸出與輸入的關(guān)系可用（）描述

A:邏輯表達(dá)式B:流程表C:狀態(tài)圖D:真值表答案:真值表邏輯綜合的流程包括（）。

A:下載B:翻譯C:實(shí)現(xiàn)與布局布線D:邏輯優(yōu)化答案:翻譯###邏輯優(yōu)化###實(shí)現(xiàn)與布局布線有符號(hào)數(shù)的表述哪些是正確的

A:0000表示0B:1000表示0C:符號(hào)位0表示正數(shù)D:符號(hào)位1表示負(fù)數(shù)答案:符號(hào)位0表示正數(shù)###符號(hào)位1表示負(fù)數(shù)###1000表示0###0000表示0關(guān)于組合邏輯電路說法正確的是

A:組合邏輯電路是無記憶的B:組合邏輯電路的輸出僅僅取決于當(dāng)前輸入C:組合邏輯電路不包含回路D:大的組合邏輯電路可以由小的組合邏輯電路構(gòu)成答案:大的組合邏輯電路可以由小的組合邏輯電路構(gòu)成###組合邏輯電路不包含回路###組合邏輯電路是無記憶的###組合邏輯電路的輸出僅僅取決于當(dāng)前輸入移位寄存器的種類包括

A:并入并出B:串入串出C:并入串出D:串入并出答案:串入串出###串入并出###并入串出下列程序中的4個(gè)賦值語句完成賦值時(shí)刻正確的是（）。initialbegin#15reg_a=16’b0;#10reg_b[15:13]#5reg_c[2]count=count+1;end

A:reg_a完成賦值的時(shí)刻為15B:reg_c完成賦值的時(shí)刻為5C:reg_b完成賦值的時(shí)刻為10D:count完成賦值的時(shí)刻為6答案:reg_a完成賦值的時(shí)刻為15###reg_b完成賦值的時(shí)刻為10###reg_c完成賦值的時(shí)刻為5關(guān)于傳播延遲和最小延遲，以下說法正確的是

A:組合邏輯電路的傳播延遲是關(guān)鍵路徑上每一個(gè)元件的傳播延遲之和B:傳播延遲一般大于最小延遲C:傳播延遲是從輸入改變直到一個(gè)或多個(gè)輸出改變?yōu)樽罱K值所經(jīng)歷的最長(zhǎng)時(shí)間延遲D:最小延遲是從輸入發(fā)生變化直到任何一個(gè)輸出開始改變的最短時(shí)間答案:傳播延遲是從輸入改變直到一個(gè)或多個(gè)輸出改變?yōu)樽罱K值所經(jīng)歷的最長(zhǎng)時(shí)間延遲###最小延遲是從輸入發(fā)生變化直到任何一個(gè)輸出開始改變的最短時(shí)間###傳播延遲一般大于最小延遲###組合邏輯電路的傳播延遲是關(guān)鍵路徑上每一個(gè)元件的傳播延遲之和行為建模主要包含哪幾類（）。

A:基于門的建模B:基于塊語句的建模C:基于持續(xù)賦值語句的建模D:基于模塊的建模答案:基于持續(xù)賦值語句的建模###基于塊語句的建模布爾表達(dá)式的化簡(jiǎn)方法主要有

A:代數(shù)化簡(jiǎn)法B:卡諾圖化簡(jiǎn)法C:真值表化簡(jiǎn)法D:原理圖化簡(jiǎn)法答案:代數(shù)化簡(jiǎn)法###卡諾圖化簡(jiǎn)法關(guān)于同步時(shí)序邏輯電路描述正確的是

A:所有的寄存器都共用同一個(gè)時(shí)鐘信號(hào)B:電路的每個(gè)環(huán)路中至少包含一個(gè)寄存器C:電路中的模塊或者是寄存器或者是組合邏輯電路D:模塊中至少包含一個(gè)寄存器答案:電路中的模塊或者是寄存器或者是組合邏輯電路;模塊中至少包含一個(gè)寄存器;所有的寄存器都共用同一個(gè)時(shí)鐘信號(hào);電路的每個(gè)環(huán)路中至少包含一個(gè)寄存器MIPS指令集包括哪幾種類型（）。

A:I型指令B:J型指令C:B型指令D:R型指令答案:R型指令###I型指令###J型指令下列哪些電路是組合邏輯電路

A:D鎖存器B:編碼器C:譯碼器D:移位寄存器答案:編碼器;譯碼器布爾代數(shù)定理，滿足以下關(guān)系

A:對(duì)偶性B:結(jié)合律C:分配率D:交換律答案:交換律###結(jié)合律###分配率###對(duì)偶性MIPS指令集支持以下哪些尋址方式（）？

A:基地址尋址B:寄存器尋址C:PC相對(duì)尋址D:變址尋址答案:基地址尋址###PC相對(duì)尋址###寄存器尋址增加位寬的方法有

A:零擴(kuò)展B:最低位擴(kuò)展C:1擴(kuò)展D:符號(hào)位擴(kuò)展答案:零擴(kuò)展###符號(hào)位擴(kuò)展在有限狀態(tài)機(jī)中，不可達(dá)的狀態(tài)指的是電路在復(fù)位后，無論經(jīng)過多少個(gè)時(shí)鐘周期都不會(huì)到達(dá)的那些離散狀態(tài)。

A:對(duì)B:錯(cuò)答案:對(duì)在時(shí)序邏輯電路中，保持時(shí)間約束不可違反；一旦違反電路將無法使用，只能重新設(shè)計(jì)。

A:錯(cuò)B:對(duì)答案:對(duì)Moore型狀態(tài)機(jī)在繪制狀態(tài)轉(zhuǎn)換圖時(shí)，輸出信息標(biāo)在狀態(tài)邊（圓?。┥?/p>

A:錯(cuò)B:對(duì)答案:錯(cuò)同或門一個(gè)輸入端接高電平時(shí)，可構(gòu)成反相器。

A:錯(cuò)B:對(duì)答案:錯(cuò)基于MIPS指令集的處理器是小端處理器。

A:錯(cuò)B:對(duì)答案:錯(cuò)布爾代數(shù)就是二值數(shù)學(xué)運(yùn)算

A:對(duì)B:錯(cuò)答案:錯(cuò)有限狀態(tài)機(jī)中包含了有限個(gè)離散狀態(tài)。

A:對(duì)B:錯(cuò)答案:對(duì)數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài)，二者無大小之分

A:對(duì)B:錯(cuò)答案:對(duì)二進(jìn)制計(jì)數(shù)器能夠?qū)崿F(xiàn)循環(huán)計(jì)數(shù)。

A:錯(cuò)B:對(duì)答案:對(duì)一個(gè)n位的二進(jìn)制數(shù)，最高位的權(quán)值是2^(n+1)。

A:錯(cuò)B:對(duì)答案:錯(cuò)時(shí)序電路包含組合邏輯電路和存儲(chǔ)電路兩部分，存儲(chǔ)電路是必不可少的。

A:對(duì)B:錯(cuò)答案:對(duì)鎖存器和寄存器都是記憶電路。

A:錯(cuò)B:對(duì)答案:對(duì)在SystemVerilog中l(wèi)ogic類型一定被綜合為寄存器。

A:對(duì)B:錯(cuò)答案:錯(cuò)DRAM的數(shù)據(jù)訪問性能高于S