運(yùn)算放大器及頻率補(bǔ)償

運(yùn)算放大器及頻率補(bǔ)償?shù)谖逯v運(yùn)算放大器及頻率補(bǔ)償1第2頁,共68頁，2024年2月25日，星期天5.1概述5.2單級運(yùn)放5.3兩級運(yùn)放5.4增益的提高5.5共模反饋5.6輸入范圍5.7轉(zhuǎn)換速率5.8電源抑制5.9運(yùn)放的頻率補(bǔ)償5.10運(yùn)放的設(shè)計(jì)2第3頁,共68頁，2024年2月25日，星期天5.1概述一、運(yùn)放定義

—高增益的差動(dòng)放大器，通常增益范圍在101~105。

—運(yùn)放一般用來實(shí)現(xiàn)一個(gè)反饋系統(tǒng)，其開環(huán)增益大小根據(jù)閉環(huán)電路的精度要求來選??；

環(huán)路增益βA越大，Y/X對A的變化越不敏感，通過增加β或A使閉環(huán)增益更加精確。閉環(huán)增益誤差3第4頁,共68頁，2024年2月25日，星期天二、性能參數(shù)1、增益運(yùn)放的開環(huán)增益確定了使用運(yùn)放反饋系統(tǒng)的精度。高開環(huán)增益對于抑制非線性是必須的。

2、小信號帶寬當(dāng)運(yùn)放工作頻率增加，開環(huán)增益下降，反饋系統(tǒng)誤差加大。通常定義為單位增益頻率，指運(yùn)放開環(huán)電壓增益下降到1（或0dB）時(shí)的頻率。

也可以規(guī)定3dB頻率f3dB。在運(yùn)放的整體設(shè)計(jì)中需對各參數(shù)進(jìn)行折衷考慮。對于單極點(diǎn)系統(tǒng)，A(s）=A0/（1+s/ω0），ω0是3dB帶寬，A0ω0是增益帶寬積（GBW），決定閉環(huán)系統(tǒng)的時(shí)間常數(shù)。4第5頁,共68頁，2024年2月25日，星期天3、輸出擺幅使用運(yùn)放的多數(shù)系統(tǒng)要求大的電壓擺幅以適應(yīng)大范圍的信號值。對大輸出擺幅的需求使全差動(dòng)運(yùn)放使用十分普遍。

4、線性度

開環(huán)運(yùn)放有很大的非線性，如漏電流和輸入電壓之間的非線性。提高線性度的方法：

采用全差動(dòng)實(shí)現(xiàn)方式抑制偶次項(xiàng)諧波；使用閉環(huán)系統(tǒng)，并提供足夠的開環(huán)增益以達(dá)到足夠的精度。

5、噪聲與失調(diào)確定了能被處理的最小信號電平。噪聲和輸出擺幅之間的折衷：電流不變，過驅(qū)動(dòng)電壓降低以提高輸出擺幅，跨導(dǎo)增加，漏電流噪聲增加。電壓輸出擺幅和器件尺寸、偏置電流、速度相關(guān)，相互牽制，在設(shè)計(jì)時(shí)需全面考慮大尺寸或大的偏置電流其噪聲和失調(diào)較大5第6頁,共68頁，2024年2月25日，星期天6、電源抑制

電源噪聲會(huì)影響運(yùn)放的性能，因此全差動(dòng)結(jié)構(gòu)更受歡迎。5.2單級運(yùn)放簡單運(yùn)放結(jié)構(gòu)前面研究的全部差動(dòng)放大器均稱為運(yùn)放。注意兩個(gè)電路極點(diǎn)區(qū)別低頻小信號增益：穩(wěn)定性比較鏡像極點(diǎn)6第7頁,共68頁，2024年2月25日，星期天“套筒式”共源共柵運(yùn)放要得到高增益，采用共源共柵結(jié)構(gòu)單端輸出增益數(shù)量級約為：以減小輸出擺幅，增加極點(diǎn)為代價(jià)。全差動(dòng)電路輸出擺幅：鏡像極點(diǎn)7第8頁,共68頁，2024年2月25日，星期天套筒式運(yùn)放的另一個(gè)缺點(diǎn)：很難將輸入輸出短接，以形成單位增益緩沖器。什么條件下，M2和M4工作在飽和區(qū)？M2飽和M4飽和輸出電壓擺幅：小于閾值電壓8第9頁,共68頁，2024年2月25日，星期天套筒式共源共柵運(yùn)放的缺點(diǎn)是較小的輸出擺幅，以及很難將輸入輸出短接以形成單位增益緩沖器。

折疊式共源共柵運(yùn)放可以減小以上不利因素。最小值可以是0電位最大值可以是Vdd折疊共源共柵尾電流源NMOS共源共柵PMOS共源共柵9第10頁,共68頁，2024年2月25日，星期天PMOS為輸入對管的折疊式共源共柵運(yùn)放結(jié)構(gòu)notice：（1）ISS1=ISS/2+ID3，折疊結(jié)構(gòu)消耗更大的功率。（2）輸入共模電平需大于Vb1-VGS3+VTHP，允許將輸入和輸出短接。輸入對管尾電流源折疊共源共柵尾電流源10第11頁,共68頁，2024年2月25日，星期天折疊式共源共柵運(yùn)放的特點(diǎn)：（1）大的輸出擺幅比套筒式共源共柵運(yùn)放的單邊輸出擺幅小了一個(gè)尾電流源的過驅(qū)動(dòng)電壓。M5、M6流過電流大，若器件尺寸小，需要較大的過驅(qū)動(dòng)電壓。（2）小信號增益:M5減小了輸出阻抗增益是NMOS套筒式共源共柵運(yùn)放的1/3~1/2折疊點(diǎn)X點(diǎn)的極點(diǎn)由于具有更大的電容，更靠近原點(diǎn)。11第12頁,共68頁，2024年2月25日，星期天NMOS為輸入對管的折疊式共源共柵運(yùn)放結(jié)構(gòu)與PMOS作為輸入管的結(jié)構(gòu)相比，NMOS作為輸入管的折疊cascode運(yùn)放可以提供更高的增益，但其折疊點(diǎn)上的極點(diǎn)更低（M3跨導(dǎo)低，此外，對于相同電流，M5的尺寸要更大，電容就更大）。12第13頁,共68頁，2024年2月25日，星期天與套筒式共源共柵運(yùn)放相比，折疊式共源共柵運(yùn)放：輸出擺幅大些，但具有較大的功耗、更低的增益和較低的極點(diǎn)頻率。此外，由于輸入、輸出可以短接，輸入共模電平更容易選擇，獲得更為廣泛的應(yīng)用。（3）輸入共模電平接近電源的一端電壓（VDD或VSS）輸入共模電平可以等于VDD以PMOS管為輸入對管時(shí)，輸入共模電平可以為0電平。13第14頁,共68頁，2024年2月25日，星期天套筒式和折疊式共源共柵運(yùn)放也可以設(shè)計(jì)成單端輸出。VOUT最大值：VDD—（2VOD+Vth）VOUT最大值：VDD-2VOD共源共柵電流鏡14第15頁,共68頁，2024年2月25日，星期天單端輸出運(yùn)放（a）與全差動(dòng)運(yùn)放（b）相比，存在缺點(diǎn)：1、僅能提供輸出擺幅的一半；2、包含鏡像極點(diǎn)，不如（b）穩(wěn)定。盡管全差動(dòng)結(jié)構(gòu)需要反饋環(huán)路來確定輸出共模電平，還是全差動(dòng)結(jié)構(gòu)更好！15第16頁,共68頁，2024年2月25日，星期天5.3兩級運(yùn)放

單級運(yùn)放的缺點(diǎn)：1、增益被輸入對管跨導(dǎo)與輸出阻抗的乘積所限制；2、要獲得高增益，如采用共源共柵結(jié)構(gòu)，則限制輸出擺幅。采用兩級運(yùn)放，將增益和擺幅的要求分開處理：1、第一級提供高增益；2、第二級提供大的輸出擺幅。第二級采用簡單的共源級，以提供最大的輸出擺幅。16第17頁,共68頁，2024年2月25日，星期天單邊輸出擺幅為：總增益與共源共柵結(jié)構(gòu)相當(dāng)17第18頁,共68頁，2024年2月25日，星期天要獲得高增益，第一級可以采用共源共柵結(jié)構(gòu)。18第19頁,共68頁，2024年2月25日，星期天兩級運(yùn)放也可以提供單端輸出。方法之一是將兩個(gè)輸出級的差動(dòng)電流轉(zhuǎn)換成單端電壓：—維持了第一級的差動(dòng)特性；—若將輸出與輸入短接，形成單位增益緩沖器，其缺點(diǎn)：VOUTmin=VGS2+VISS，限制了輸出擺幅。能否級聯(lián)比兩級更多的級數(shù)來獲得更高的增益？每級運(yùn)放引入至少一個(gè)極點(diǎn)，多級運(yùn)放很難保證系統(tǒng)的穩(wěn)定性。很少用多于兩級的運(yùn)放。19第20頁,共68頁，2024年2月25日，星期天5.4增益的提高增益的提高可以通過進(jìn)一步提高輸出阻抗，而不是增加共源共柵器件！一個(gè)有效的方法：通過反饋增大輸出阻抗電流—電壓反饋，提高輸出電阻。強(qiáng)制Vx=Vb，驅(qū)動(dòng)M2柵極，M2漏極電壓的變化對Vx的影響減小，輸出阻抗更高等效為一個(gè)反饋電阻檢測電流并轉(zhuǎn)換為電壓直流偏置輔助放大器20第21頁,共68頁，2024年2月25日，星期天調(diào)節(jié)型共源共柵調(diào)節(jié)型共源共柵類似于三層共源共柵的增益調(diào)節(jié)型共源共柵：Voutmin=VOD2+VGS3普通共源共柵：Voutmin=VOD2+VOD1輔助放大器減小了輸出擺幅。對于小信號，Vb=0增益為負(fù)還是為正？21第22頁,共68頁，2024年2月25日，星期天將調(diào)節(jié)型共源共柵應(yīng)用于差動(dòng)共源共柵結(jié)構(gòu)中：在差動(dòng)共源共柵級中采用調(diào)節(jié)型共源共柵提高輸出阻抗最小輸出電壓為：VOD3+VGS5+VISS2，輸出擺幅比差動(dòng)共源共柵結(jié)構(gòu)小一個(gè)閾值電壓擺幅的限制來源于增益提高放大器中的NMOS差動(dòng)對X、Y為全差動(dòng)信號M5、M6差動(dòng)對尾電流源22第23頁,共68頁，2024年2月25日，星期天PMOS折疊式共源共柵的最小輸入共模電壓可為0對于PMOS差動(dòng)對，VX和VY的共模輸入電壓可為0，對于該電路，VX和VY電壓最小電壓為：最小輸出電壓：相當(dāng)于四層共源共柵結(jié)構(gòu)和差動(dòng)共源共柵結(jié)構(gòu)相當(dāng)23第24頁,共68頁，2024年2月25日，星期天調(diào)節(jié)型共源共柵技術(shù)可用到共源共柵運(yùn)放的電流源負(fù)載上：套筒式共源共柵折疊式共源共柵提高輸出阻抗、增益A1采用PMOS差動(dòng)對A2采用NMOS差動(dòng)對24第25頁,共68頁，2024年2月25日，星期天性能比較：沒有一種結(jié)構(gòu)在所有性能指標(biāo)上都能達(dá)到最優(yōu)，設(shè)計(jì)時(shí)根據(jù)具體的性能要求來選擇最合適的結(jié)構(gòu)25第26頁,共68頁，2024年2月25日，星期天5.5共模反饋

全差動(dòng)電路相對于單端電路的優(yōu)點(diǎn)：更大的輸出擺幅；

避免了鏡像極點(diǎn)，達(dá)到更高的閉環(huán)速度。

然而，全差動(dòng)電路需要“共模反饋”（CMFB）。

？NMOS電流鏡確定的ISS和PMOS電流鏡確定的ID3,4不匹配輸入輸出共模電平均為VDD-ISSRD/2實(shí)際上NMOS電流鏡和PMOS電流鏡存在失配，從而引起輸出電壓的變化輸入輸出共模電平如何確定差動(dòng)負(fù)反饋26第27頁,共68頁，2024年2月25日，星期天電流源失配會(huì)引起輸出共模電壓的變化：由于NMOS電流鏡確定的ISS和由PMOS電流鏡確定的ID3,4存在不匹配，將產(chǎn)生（IP-IN)（RP||RN)的輸出電壓變化。差動(dòng)反饋不能確定共模電壓，全差動(dòng)電路需要共模反饋！27第28頁,共68頁，2024年2月25日，星期天2012.11.28晚第29頁,共68頁，2024年2月25日，星期天必須增加共模反饋網(wǎng)絡(luò)監(jiān)測兩輸出端的共模電平，并調(diào)節(jié)運(yùn)放的偏差電流。CMFB反饋電路完成：—檢測輸出共模電平—和參考電壓進(jìn)行比較—將誤差送回放大器偏置網(wǎng)絡(luò)，

調(diào)節(jié)偏置電流。28第30頁,共68頁，2024年2月25日，星期天1、檢測輸出共模電平：R1和R2必須比運(yùn)放的輸出阻抗大得多，否則會(huì)引起運(yùn)放增益的下降。29第31頁,共68頁，2024年2月25日，星期天（1）采用源跟隨器和電阻檢測輸出共模電平要消除阻性負(fù)載影響，可以在兩個(gè)輸出端與檢測電阻間插入源跟隨器。電壓平移VGS，具有高輸入阻抗30第32頁,共68頁，2024年2月25日，星期天缺點(diǎn)：1、減小了輸出擺幅（減小了一個(gè)閾值電壓）；2、R1和R2，或I1和I2必須足夠大，以保證輸出端出現(xiàn)大的差動(dòng)擺幅時(shí)，M7和M8不會(huì)“挨餓”。若R1+R2或I1不夠大，IX相對于I1足夠大，因此ID7近似為0。此時(shí)，Vout,CM不代表實(shí)際的共模輸出電平。31第33頁,共68頁，2024年2月25日，星期天（2）采用工作在線性區(qū)的MOS管檢測輸出共模電平M7、M8工作在深線性區(qū)，在P點(diǎn)引入的總電阻為：缺點(diǎn)：Vout，min=VTH，減小了輸出擺幅；M7、M8保持工作在線性區(qū)較困難32第34頁,共68頁，2024年2月25日，星期天2、反饋并控制輸出共模電平比較電路，將檢測的Vout,CM與參考電壓進(jìn)行比較，以負(fù)反饋的形式加到NMOS電流源上。若Vout，CM增加，尾電流增加，M5、M6漏電流減小，使Vout,CM變小。33第35頁,共68頁，2024年2月25日，星期天檢測共模電壓當(dāng)Vout1、Vout2增加時(shí)，VP電壓減小，尾電流源電流增加，輸出共模電平下降。全差動(dòng)兩級運(yùn)放需要兩個(gè)CMFB網(wǎng)絡(luò)，每一級輸出需要一個(gè)！Vout,CM對器件的哦工藝參數(shù)以及Vb的值比較敏感34第36頁,共68頁，2024年2月25日，星期天5.6輸入范圍限制

輸入共模電平在某些應(yīng)用中要求有寬的輸入擺幅

輸入擺幅接近輸出擺幅輸出擺幅的限制由輸入差動(dòng)對確定，而不是由共源共柵支路確定。Vin,min≈Vout,min=VGS2+VISS，比共源共柵支路

所允許的最小電壓大一個(gè)閾值電壓。35第37頁,共68頁，2024年2月25日，星期天如何擴(kuò)展輸入共模范圍？將NMOS差動(dòng)對和PMOS差動(dòng)對結(jié)合起來。36第38頁,共68頁，2024年2月25日，星期天5.7轉(zhuǎn)換速率（slewrate，SR，壓擺率）

反饋電路中的運(yùn)放會(huì)出現(xiàn)“轉(zhuǎn)換”的大信號特性。轉(zhuǎn)換速率：又稱壓擺率，是指在大幅度階躍信號輸入情況下，輸出電壓的最大變化率。Vin為幅值為V0的階躍輸入信號階躍響應(yīng)的斜率正比于輸出的終值。對于大的階躍輸入，輸出則更陡。SR=37第39頁,共68頁，2024年2月25日，星期天對于一個(gè)由運(yùn)放構(gòu)成的線性反饋系統(tǒng)斜率正比于終值，為“線性穩(wěn)定”。對于小的輸入階躍，輸出響應(yīng)遵循指數(shù)規(guī)律。38第40頁,共68頁，2024年2月25日，星期天而對于大的輸入階躍，輸出表現(xiàn)為具有不變的斜率。這種情況下的運(yùn)放為轉(zhuǎn)換狀態(tài)。此時(shí)輸出響應(yīng)的斜率為“轉(zhuǎn)換速率”。大信號轉(zhuǎn)換狀態(tài)小信號放大狀態(tài)39第41頁,共68頁，2024年2月25日，星期天運(yùn)放小信號工作狀態(tài)隨著電流對CL的不斷充電，X點(diǎn)電壓逐漸上升，差動(dòng)對為工作狀態(tài)40第42頁,共68頁，2024年2月25日，星期天當(dāng)△V大到只使M1導(dǎo)通，而M2關(guān)斷，若忽略被R1、R2抽取的電流，則產(chǎn)生斜率為ISS/CL的斜坡輸出。只要M2維持關(guān)斷，反饋環(huán)路則保持?jǐn)嚅_，對CL的充電電流不變，且與Vin無關(guān)。隨著Vout上升，VX上升，M2導(dǎo)通，電路離開轉(zhuǎn)換狀態(tài)，回到小信號工作狀態(tài)（放大器狀態(tài)）。41第43頁,共68頁，2024年2月25日，星期天轉(zhuǎn)換是一種非線性現(xiàn)象，在轉(zhuǎn)換過程中，輸出的變化表現(xiàn)出與輸入無關(guān)的斜率。在處理大信號的高速電路中，轉(zhuǎn)換是一種不希望的現(xiàn)象，它會(huì)限制大信號速度，而且轉(zhuǎn)換期間，輸入輸出呈非線性關(guān)系，輸出會(huì)變現(xiàn)很大的失真。42第44頁,共68頁，2024年2月25日，星期天圖示反饋放大器的轉(zhuǎn)換速率對于大的正階躍信號，轉(zhuǎn)換速率:對于大的負(fù)階躍信號，轉(zhuǎn)換速率:43第45頁,共68頁，2024年2月25日，星期天全差動(dòng)套筒式運(yùn)放的轉(zhuǎn)換速率當(dāng)施加大的正階躍電壓，Vout1、Vout2為斜率ISS/2CL的斜率。Vout1-Vout2轉(zhuǎn)換速率為-ISS/CL；同理，施加大的負(fù)階躍電壓，Vout1-Vout2轉(zhuǎn)換速率為+ISS/CL。44第46頁,共68頁，2024年2月25日，星期天單端輸出折疊式運(yùn)放的轉(zhuǎn)換速率正轉(zhuǎn)換速率為：若IP>ISS，轉(zhuǎn)換速率和IP無關(guān)，實(shí)際上取IP≈ISS。45第47頁,共68頁，2024年2月25日，星期天5.8電源抑制

運(yùn)放的電源線通常含有噪聲，電源抑制比可以衡量對電源噪聲的抑制程度。

電源抑制比（PSRR）：輸入到輸出的增益除以從電源到輸出的增益。46第48頁,共68頁，2024年2月25日，星期天有源電流鏡為負(fù)載的差動(dòng)對有源電流鏡為負(fù)載的差動(dòng)對，其電源抑制比：電路對稱，Vout=Vx，Vx=VDD-VSG，△Vout=△Vx=△VDD△Vout/△VDD=1電源抑制比為：47第49頁,共68頁，2024年2月25日，星期天5.9運(yùn)放的頻率補(bǔ)償

單端輸出的套筒式運(yùn)放全差動(dòng)輸出的套筒式運(yùn)放兩級運(yùn)放的補(bǔ)償運(yùn)放通常包含許多極點(diǎn)，對于多級運(yùn)放系統(tǒng)更為如此，因此，運(yùn)放通常必須進(jìn)行“頻率補(bǔ)償”，以使閉環(huán)系統(tǒng)穩(wěn)定。48第50頁,共68頁，2024年2月25日，星期天頻率補(bǔ)償?shù)姆椒ǎ海╝）把總的相移減至最小，使相位

交點(diǎn)往外推（b）降低增益，使增益交點(diǎn)往里推極點(diǎn)數(shù)最少，級數(shù)最少降低增益，減小帶寬實(shí)際運(yùn)放設(shè)計(jì)中，在滿足其他要求的情況下，考慮：1、首先將極點(diǎn)數(shù)減至最??；2、降低增益，使增益交點(diǎn)向原點(diǎn)移動(dòng)。49第51頁,共68頁，2024年2月25日，星期天（1）單端輸出的套筒式運(yùn)放估算極點(diǎn)的相對位置：1、運(yùn)放的輸出電阻高，在中等負(fù)載電容下，輸出極點(diǎn)最靠近原點(diǎn)，為主極點(diǎn)，通常定位在開環(huán)3dB處。2、第一非主極點(diǎn)：A點(diǎn)，該結(jié)點(diǎn)電容比X、N的大，CX=CGS5+CGS6+CDB5+CDB3+CGD3，且M5的小信號電阻為，也較大。3、第二非主極點(diǎn)：N點(diǎn)。比較N點(diǎn)和X（Y）點(diǎn)，M4和M7在相同過驅(qū)動(dòng)電壓情況下，PMOS器件寬，N點(diǎn)和Y點(diǎn)對地小信號電阻（1/gm）相同，而N點(diǎn)具有較大的電容。50第52頁,共68頁，2024年2月25日，星期天單端輸出套筒式運(yùn)放的環(huán)路增益波特圖如何補(bǔ)償？鏡像極點(diǎn)wA通常限制了相位裕度。使環(huán)路增益下降，增益交點(diǎn)向原點(diǎn)移動(dòng)。增加負(fù)載電容，降低主極點(diǎn)頻率。問題：1、主極點(diǎn)的移動(dòng)只影響幅值曲線，而不影響相位曲線的關(guān)鍵部分。2、主極點(diǎn)下移多少？5351第53頁,共68頁，2024年2月25日，星期天補(bǔ)償后，運(yùn)放的單位增益帶寬為（鏡像極點(diǎn)，第一非主極點(diǎn)，

滿足基本的45°相位裕度。要使運(yùn)放達(dá)到寬帶，應(yīng)離原點(diǎn)盡量遠(yuǎn)。鏡像極點(diǎn)是不希望的。

處增益為1，從處以-20dB/dec向原點(diǎn)做一直線，得到，負(fù)載電容增加到降低增益，將增益交點(diǎn)向原點(diǎn)移動(dòng)52第54頁,共68頁，2024年2月25日，星期天更高輸出電阻時(shí)環(huán)路增益波特圖增加Rout增大低頻增益，雖然主極點(diǎn)向原點(diǎn)移動(dòng)，但并不改善相位裕度。影響相位裕度的是第一非主極點(diǎn)。增加Rout，將增益交點(diǎn)向原點(diǎn)移動(dòng)，是否可行？53第55頁,共68頁，2024年2月25日，星期天（2）全差動(dòng)套筒式運(yùn)放全差動(dòng)套筒式運(yùn)放與單端輸出的套筒式運(yùn)放相比，避免了鏡像極點(diǎn)，僅含一個(gè)非主極點(diǎn)并且位于較高的頻率，更大的帶寬，且電路比較穩(wěn)定。主極點(diǎn)非主極點(diǎn)54第56頁,共68頁，2024年2月25日，星期天考慮N的極點(diǎn)：CN與M7輸出電阻并聯(lián)，降低了共源共柵的輸出阻抗：N點(diǎn)對輸出極點(diǎn)的影響：減小輸出阻抗；但Zout和負(fù)載電容的并聯(lián)仍保持單極點(diǎn)，其時(shí)間常數(shù)RC為：輸出電阻和電容產(chǎn)生的N節(jié)點(diǎn)產(chǎn)生的PMOS共源共柵的極點(diǎn)和輸出極點(diǎn)合并在一起，不產(chǎn)生額外的極點(diǎn)！考慮N點(diǎn)對輸出極點(diǎn)影響時(shí)，那么實(shí)際極點(diǎn)比不考慮時(shí)略低些，因此可以忽略它的影響，可以說“信號看不見共源共柵電流源中的極點(diǎn)”55第57頁,共68頁，2024年2月25日，星期天（3)兩級運(yùn)放的補(bǔ)償有三個(gè)極點(diǎn)，X處極點(diǎn)在較高頻率處，而E點(diǎn)小信號電阻高，A點(diǎn)負(fù)載電容大，電路出現(xiàn)兩個(gè)主極點(diǎn)。WE和WA的相對位置取決于設(shè)計(jì)和負(fù)載電容。56第58頁,共68頁，2024年2月25日，星期天兩級運(yùn)放環(huán)路增益波特圖極點(diǎn)wp,E和wp,A均靠近原點(diǎn)，相位接近-1800，遠(yuǎn)低于第三個(gè)極點(diǎn)，即在第三個(gè)極點(diǎn)還未產(chǎn)生相移時(shí)，相位裕度都可能已接近零。如何補(bǔ)償？--其中一個(gè)主極點(diǎn)必須向遠(yuǎn)點(diǎn)移動(dòng)；--補(bǔ)償后的單位增益帶寬不可能超過開環(huán)系統(tǒng)的第二極點(diǎn)（wp,A

）的頻率。--若減小ωE的值，則帶寬被限制在一個(gè)很低的值（wp,A

）。--要主極點(diǎn)變小，需要一個(gè)很大的補(bǔ)償電容。假設(shè)wp,E更為主要57第59頁,共68頁，2024年2月25日，星期天兩級運(yùn)放的密勒補(bǔ)償密勒補(bǔ)償不僅降低了所需的電容值，還具有一個(gè)重要特性：—“極點(diǎn)分裂效應(yīng)”，蜜勒補(bǔ)償后，把主極點(diǎn)向靠近原點(diǎn)的方向移動(dòng)，而輸出極點(diǎn)向離開原點(diǎn)的方向移動(dòng)。解決辦法--密勒補(bǔ)償兩級運(yùn)放，第一級提供高輸出阻抗，第二級提供適當(dāng)?shù)脑鲆妫瑸殡娙莸拿芾昭a(bǔ)償提供條件（可以獲得較大電容）。用中等的電容建立低頻極點(diǎn)?第一級第二級58第60頁,共68頁，2024年2月25日，星期天兩級運(yùn)放的簡化電路密勒補(bǔ)償電容對輸出結(jié)點(diǎn)電容的貢獻(xiàn)不大，但高頻下由于密勒電容的存在，M9柵極和漏極存在低阻抗通道（M9看做二極管連接器件，輸出極點(diǎn)看到地的電阻減小密勒補(bǔ)償使運(yùn)放兩級間的極點(diǎn)向原點(diǎn)移動(dòng)，使輸出極點(diǎn)向離開原點(diǎn)的方向移動(dòng)。與在單個(gè)極間結(jié)點(diǎn)處加補(bǔ)償電容比，密勒補(bǔ)償提供大得多的帶寬！