CMOS數(shù)字集成電路智慧樹(shù)知到答案2024年寧波大學(xué)

CMOS數(shù)字集成電路寧波大學(xué)智慧樹(shù)知到答案2024年第一章測(cè)試

低電平噪聲容限NML表達(dá)式為（）。

A:B:C:D:

答案:D對(duì)于反相器的電壓傳輸特性（VTC），下面描述錯(cuò)誤的是（）。

A:輸入為低電平時(shí)，輸出為高電平B:輸入為高電平時(shí)，輸出為低電平C:門(mén)的開(kāi)關(guān)閾值VM為VDD/2D:VIH和VIL定義為VTC增益等于-1的點(diǎn)

答案:C對(duì)于一個(gè)由N個(gè)反相器構(gòu)成的環(huán)振電路（N為奇數(shù)），若反相器的傳播延時(shí)為tp，那么電路的震蕩周期T的表達(dá)式為（）。

A:B:C:D:

答案:B一個(gè)理想的反相器具有如下哪些特性（）。

A:在過(guò)渡區(qū)有無(wú)限大的增益B:理想門(mén)的輸入和輸出阻抗分別為無(wú)窮大和零C:門(mén)的閾值位于邏輯擺幅的中點(diǎn)D:高電平和低電平噪聲容限均等于電壓擺幅的一半

答案:ABCD數(shù)字電路的噪聲容限應(yīng)當(dāng)大于0，并且越大越好。（）

A:對(duì)B:錯(cuò)

答案:A

第二章測(cè)試

在晶圓表面形成多晶硅通常采用哪種工藝步驟（）。

A:濺射工藝B:離子注入C:化學(xué)氣相淀積D:擴(kuò)散工藝

答案:C淀積金屬層時(shí)，需要晶圓表面保持適度的平整，表面平坦化通常需要哪種工藝（）。

A:退火工藝B:濺射工藝C:等離子刻蝕D:化學(xué)機(jī)械拋光

答案:D壓焊技術(shù)的主要缺點(diǎn)有（）。

A:壓焊線具有較高的自感以及與相鄰信號(hào)線之間的互感B:導(dǎo)線的連接必須一個(gè)接一個(gè)依次進(jìn)行，隨著引線數(shù)目的增加會(huì)使制造時(shí)間較長(zhǎng)C:較多的引線數(shù)目使設(shè)計(jì)一個(gè)能避免線間短路的壓焊形式更加困難D:由于制造過(guò)程和不規(guī)則的出線使寄生參數(shù)的確切值很難預(yù)測(cè)

答案:ABCD以下哪些工藝步驟屬于光刻工藝（）。

A:化學(xué)機(jī)械拋光B:涂光刻膠C:光刻機(jī)曝光D:顯影與烘干

答案:BCD封裝的冷卻效率取決于包括封裝襯底和主體在內(nèi)的封裝材料的熱阻、封裝的結(jié)構(gòu)以及在封裝和冷卻介質(zhì)之間熱傳導(dǎo)的效率。（）

A:錯(cuò)B:對(duì)

答案:B

第三章測(cè)試

發(fā)生閂鎖效應(yīng)會(huì)使CMOS電路（）。

A:閾值電壓升高B:失效或燒毀C:飽和電流降低D:寄生電容增大

答案:B熱載流子效應(yīng)會(huì)使器件（）。

A:NMOS閾值電壓減小B:柵電容增大C:NMOS閾值電壓增加D:發(fā)生速度飽和所需的漏源電壓增大

答案:B下面哪些參數(shù)會(huì)影響MOS的閾值電壓（）。

A:源極與襯底的電壓差B:柵氧化層厚度C:源漏摻雜濃度D:襯底摻雜濃度

答案:ABD關(guān)于速度飽和，下面說(shuō)法正確的是（）。

A:對(duì)于相同的寬長(zhǎng)比，飽和電流小于由于溝道夾斷而產(chǎn)生的飽和電流B:通常發(fā)生于短溝器件中C:速度飽和發(fā)生時(shí)的臨界電場(chǎng)強(qiáng)度只取決于外加的電場(chǎng)強(qiáng)度D:PMOS中速度飽和效應(yīng)不太明顯

答案:BCDMOS的漏極電壓對(duì)閾值電壓沒(méi)有影響。（）

A:錯(cuò)B:對(duì)

答案:A

第四章測(cè)試

假設(shè)一個(gè)反相器電路，NMOS的等效電阻為Reqn，PMOS的等效電阻為Reqp，輸出負(fù)載電容為CL，那么該門(mén)由高至低的傳播延時(shí)為（）。

A:B:C:D:

答案:BCMOS反相器輸出由低至高翻轉(zhuǎn)的過(guò)程中，電源提供的能量為（）。

A:B:C:D:

答案:B關(guān)于靜態(tài)CMOS反相器，下面說(shuō)法正確的是（）。

A:穩(wěn)態(tài)時(shí)在輸出和VDD或GND之間總存在一條具有有限電阻的通路B:邏輯電平與器件的尺寸無(wú)關(guān)C:在穩(wěn)態(tài)工作情況下電源線和地線之可沒(méi)有直接的通路，意味著該門(mén)并不消耗任何靜態(tài)功率D:輸出高電平和低電平分別為VDD和GND

答案:ABCD下面哪些方法可以減小反相器的傳播延時(shí)（）。

A:增大開(kāi)關(guān)閾值B:增大電源電壓C:減小晶體管導(dǎo)通電阻D:減小輸出電容

答案:BCD反相器的延時(shí)只取決于它的外部負(fù)載電容與輸入電容間的比值。（）

A:錯(cuò)B:對(duì)

答案:B

第五章測(cè)試

互補(bǔ)CMOS邏輯中，下拉網(wǎng)絡(luò)中器件并聯(lián)相當(dāng)于（）操作。

A:與非B:或C:與D:或非

答案:B如圖所示電路，實(shí)現(xiàn)的邏輯功能為（）。

A:B:C:D:

答案:A如圖所示電路，以下實(shí)現(xiàn)的邏輯功能為（）。

A:B:C:D:

答案:D動(dòng)態(tài)邏輯中哪些因素會(huì)破壞信號(hào)完整性（）。

A:電容耦合B:電荷泄漏C:時(shí)鐘饋通D:電荷分享

答案:ABCD建立時(shí)間是在時(shí)鐘翻轉(zhuǎn)之前數(shù)據(jù)輸入必須有效的時(shí)間，這周說(shuō)法是正確的嗎。（）

A:對(duì)B:錯(cuò)

答案:A

第六章測(cè)試

對(duì)于如圖所示的采用多路開(kāi)關(guān)構(gòu)成的主從型正沿觸發(fā)寄存器，當(dāng)時(shí)鐘信號(hào)為低電平時(shí)，主級(jí)鎖存器工作在（）狀態(tài)。

A:保持B:求值C:預(yù)充電D:采樣

答案:D對(duì)于如圖所示的TSPC正沿觸發(fā)寄存器，其建立時(shí)間是（）個(gè)反相器的延時(shí)。

A:1B:2C:3D:0

答案:A如圖所示的動(dòng)態(tài)邊沿觸發(fā)寄存器，為了使電路正常工作，對(duì)時(shí)鐘信號(hào)1-1重疊的約束條件為（）。

A:B:C:D:

答案:A對(duì)于正沿觸發(fā)的寄存器，輸出在一個(gè)時(shí)鐘周期內(nèi)最多翻轉(zhuǎn)一次。（）

A:對(duì)B:錯(cuò)

答案:A建立時(shí)間是在時(shí)鐘翻轉(zhuǎn)之前數(shù)據(jù)輸入必須有效的時(shí)間。（）

A:對(duì)B:錯(cuò)

答案:A

第七章測(cè)試

對(duì)于如圖所示的6管SRAM單元，為了同時(shí)保證可讀性和可寫(xiě)性，晶體管必須滿足尺寸比的約束，以下哪個(gè)是正確的（）。

A:交叉耦合反相器中的NMOS下拉管必須最強(qiáng)，存取管必須最弱，而PMOS上拉管中等強(qiáng)B:交叉耦合反相器中的NMOS下拉管必須最強(qiáng)，存取管中等強(qiáng)，而PMOS上拉管必須最弱C:交叉耦合反相器中的NMOS下拉管中等強(qiáng)，存取管必須最強(qiáng)，而PMOS上拉管必須最弱D:交叉耦合反相器中的NMOS下拉管必須最弱，存取管中等強(qiáng)，而PMOS上拉管必須最強(qiáng)

答案:BFlash存儲(chǔ)器采用浮柵晶體管作為存儲(chǔ)單元，對(duì)于如圖所示的浮柵晶體管偏置條件，實(shí)現(xiàn)的操作為（）。

A:編程0B:阻止擦除C:擦除D:不編程

答案:ASRAM具有以下哪些特性（）。

A:比DRAM容易使用B:比觸發(fā)器密度高C:比DRAM快D:與標(biāo)準(zhǔn)CMOS工藝兼容

答案:ABCDDRAM具有以下哪些特性（