第8講輸入輸出接口及總線

第8講

I/O

接口與總線1主要內(nèi)容：I/O接口總線28.1I/O接口主要內(nèi)容：I/O接口的功能簡單I/O接口芯片I/O端口及其編址方式CPU與外設(shè)間的數(shù)據(jù)傳送方式I/O譯碼電路和PC機(jī)的I/O地址分配38.1.1I/O接口的功能1)

I/O接口要解決的問題速度不匹配信號(hào)電平不匹配

信息格式不匹配

時(shí)序不匹配48.1.1I/O接口的功能2)

I/O接口的功能設(shè)置數(shù)據(jù)緩沖以解決兩者速度差異設(shè)置信號(hào)電平轉(zhuǎn)換電路

設(shè)置信息轉(zhuǎn)換邏輯以滿足對(duì)各自格式的要求

設(shè)置時(shí)序控制電路來同步CPU和外設(shè)的工作提供地址譯碼電路58.1.2簡單I/O接口芯片1)

緩沖器74LS244和74LS24568.1.2簡單I/O接口芯片78.1.2簡單I/O接口芯片2)

鎖存器74LS37388.1.3I/O端口及其編址方式1)

I/O端口CPU數(shù)據(jù)狀態(tài)控制外設(shè)98.1.3I/O端口及其編址方式2)

I/O端口的編址方式統(tǒng)一編址獨(dú)立編址108.1.3I/O端口及其編址方式統(tǒng)一編址特點(diǎn)：指令及控制信號(hào)統(tǒng)一內(nèi)存地址資源減少內(nèi)存地址960KBI/O地址64KB00000HF0000HFFFFFH118.1.3I/O端口及其編址方式獨(dú)立編址特點(diǎn)：內(nèi)存地址資源充分利用能夠應(yīng)用于端口的指令較少內(nèi)存地址I/O地址00000HFFFFFHFFFFH0000H128.1.3I/O端口及其編址方式

8086端口的獨(dú)立編址8086總線A19-A0A15-A0MEMR、MEMWIOR、IOW、AEN存儲(chǔ)器輸入/輸出138.1.3I/O端口及其編址方式

8086端口的獨(dú)立編址采用I/O獨(dú)立編址方式(但地址線與存儲(chǔ)器共用)地址線上的地址信號(hào)用IO/M來區(qū)分I/O操作只使用20根地址線中的16根：A15～A0可尋址的I/O端口數(shù)為64K(65536)個(gè)I/O地址范圍為0～FFFFHIBMPC只使用了1024個(gè)I/O地址(0～3FFH)148.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式程序控制方式 是指CPU與外設(shè)之間數(shù)據(jù)傳送在程序控制下完成的無條件傳送

主要用于簡單外設(shè)進(jìn)行操作，或者外設(shè)的定時(shí)是固定的場合，不必檢查外設(shè)的狀態(tài)。 例1：將幾個(gè)按鍵開關(guān)的狀態(tài)輸入CPU，如圖a所示

例2：用程序來控制LED顯示器的點(diǎn)燃和熄滅，如圖 b所示158.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式aa168.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式b178.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式條件傳送

也稱查詢傳送方式，外設(shè)處于準(zhǔn)備傳送數(shù)據(jù)的狀態(tài)，CPU不斷檢查外設(shè)。 查詢方式輸入的接口電路和工作流程分別如下圖所示：188.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式198.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式208.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式設(shè)：狀態(tài)口的地址為PORT_SI，輸入數(shù)據(jù)口的地址為PORT_IN，傳送的總字節(jié)數(shù)為COUNT_1，查詢程序：

MOV BX，0 ；初始化地址指針 MOV CX，COUNT_1；字節(jié)數(shù)READ_SI: IN AL，PORT_S1;讀入狀態(tài)

TEST AL, 01H ;數(shù)據(jù)準(zhǔn)備好否? JZ READ_S1 ;否,循環(huán)檢測

IN AL, PORT_IN;已準(zhǔn)備好,讀入數(shù)據(jù)

MOV [BX], AL ;存到內(nèi)存緩沖區(qū)

INC BX ;修改地址指針

LOOP READ_S1 ;未傳送完,繼續(xù)212)

中斷方式外設(shè)在需要時(shí)向CPU提出請求，CPU再去為它服務(wù)。服務(wù)結(jié)束后或在外設(shè)不需要時(shí)，CPU可執(zhí)行自己的程序優(yōu)點(diǎn)：CPU效率高，實(shí)時(shí)性好，速度快。缺點(diǎn)：程序編制較為復(fù)雜。8.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式223)DMA方式外設(shè)直接與存儲(chǔ)器進(jìn)行數(shù)據(jù)交換，CPU不再擔(dān)當(dāng)數(shù)據(jù)傳輸?shù)闹薪檎?；總線由DMA控制器（DMAC）進(jìn)行控制（CPU要放棄總線控制權(quán)），內(nèi)存/外設(shè)的地址和讀寫控制信號(hào)均由DMAC提供。8.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式23DMAC8237A外設(shè)接口CPUDREQMEMDACKHOLDHLDA…BUS控制信號(hào)8.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式24外設(shè)向DMA控制器發(fā)出“DMA傳送請求”信號(hào)DREQ；DMA控制器收到請求后，向CPU發(fā)出“總線請求”信號(hào)HOLD；CPU在完成當(dāng)前總線周期后會(huì)立即發(fā)出HLDA信號(hào)，對(duì)HOLD信號(hào)進(jìn)行響應(yīng)；DMA控制器收到HLDA信號(hào)后，就開始控制總線，并向外設(shè)發(fā)出DMA響應(yīng)信號(hào)DACK8.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式25DMA控制器送出地址信號(hào)和相應(yīng)的控制信號(hào)，實(shí)現(xiàn)外設(shè)與內(nèi)存或內(nèi)存與內(nèi)存之間的直接數(shù)據(jù)傳送;

例：從外設(shè)向內(nèi)存?zhèn)魉鸵粋€(gè)字節(jié)

DMAC向I/O接口發(fā)出讀信號(hào)(IOR)，同時(shí)往地址總線上發(fā)出存儲(chǔ)器的地址和存儲(chǔ)器寫信號(hào)(MEMW)和AEN信號(hào)。8.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式26DMA控制器自動(dòng)修改地址和字節(jié)計(jì)數(shù)器，并判斷是否需要重復(fù)傳送操作。當(dāng)規(guī)定的數(shù)據(jù)傳送完后，DMA控制器就撤銷發(fā)往CPU的HOLD信號(hào)。CPU檢測到HOLD失效后，緊接著撤銷HLDA信號(hào)，并在下一時(shí)鐘周期重新開始控制總線。8.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式27傳送方式連續(xù)傳送（塊傳送）：

DMAC在申請到總線后，將一塊數(shù)據(jù)傳送完后才釋放總線，而不管中間DREQ是否有效。單次傳送（每次傳送一個(gè)字節(jié)）：每個(gè)DMA周期只傳送一個(gè)字節(jié)就立即釋放總線。按需傳送（猝發(fā)傳送）：

只要I/O接口的數(shù)據(jù)緩沖可用，就可進(jìn)行傳送。此時(shí)I/O接口需要有一定大小的FIFO緩沖區(qū)。8.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式28數(shù)據(jù)塊傳送YN允許DMADMA請求？DMAC請求總線CPU響應(yīng),DMAC獲總線控制權(quán)DMA傳送一個(gè)字節(jié)塊結(jié)束？地址增量，計(jì)數(shù)器減量DMAC釋放總線YN29每次傳送一個(gè)字節(jié)NYN允許DMADMAC請求總線CPU響應(yīng),DMAC獲總線控制權(quán)DMA傳送一個(gè)數(shù)據(jù)塊結(jié)束？釋放總線至少一個(gè)總線周期地址增量，計(jì)數(shù)器減量DMAC釋放總線Y測試I/O的DREQDMA請求？30按需傳送NYCPU響應(yīng),DMAC獲總線控制權(quán)DMA傳送一個(gè)字節(jié)塊結(jié)束？測試I/O的DREQ有效？地址增量，計(jì)數(shù)器減量釋放總線，請求中斷無效，釋放總線允許DMADMA請求？DMAC請求總線YNYN31DMA優(yōu)點(diǎn)：數(shù)據(jù)傳輸由DMA硬件來控制，數(shù)據(jù)直接在內(nèi)存和外設(shè)之間交換，可以達(dá)到很高的傳輸速率(可達(dá)幾MB/秒)8.1.4CPU與外設(shè)間的數(shù)據(jù)傳送方式328.1.5I/O譯碼電路和PC機(jī)的I/O地址分配1)I/O譯碼電路舉例 用74LS138譯碼器設(shè)計(jì)的I/O端口譯碼電路如下：338.1.5I/O譯碼電路和PC機(jī)的I/O地址分配348.1.5I/O譯碼電路和PC機(jī)的I/O地址分配2)PC機(jī)的I/O地址分配 在8086系統(tǒng)中，可使用16地址線對(duì)輸入輸出口進(jìn)行尋址，形成64K的I/O端口地址范圍；在PC/XT機(jī)系統(tǒng)中，只用10位有效地址（A9~A0）進(jìn)行尋址；因此I/O端口地址空間只有1K。

A9=0，尋址系統(tǒng)板上的512個(gè)端口

A9=1，尋址I/O通道上的512個(gè)端口35368.1.5I/O譯碼電路和PC機(jī)的I/O地址分配378.2總線主要內(nèi)容：

總線的概念

IBMPC總線AT總線或ISA總線IEEE-488總線388.2.1總線的概念

在微型計(jì)算機(jī)系統(tǒng)中,將用于各部件之間傳送信息的公共通路稱為總線 1)

總線的分類片級(jí)總線 用于芯片一級(jí)的互連,實(shí)現(xiàn)CPU主板或其它插件板上的各種芯片間的互連.系統(tǒng)總線 用于微型計(jì)算機(jī)各插件板之間的連線,即微機(jī)總線外部總線 用于微型計(jì)算機(jī)之間,或微型計(jì)算機(jī)與其它電子儀器或設(shè)備之間的通信.398.2.1總線的概念

2)

總線標(biāo)準(zhǔn)常用的標(biāo)準(zhǔn)系統(tǒng)總線

IBMPC機(jī)的62芯PC總線; PC/AT機(jī)的AT總線或ISA總線;

高性能PC機(jī)的EISA總線; PCI總線; S-100總線,也稱為IEEE-696總線; STD總線,具有56條引線,主要用于工業(yè)控制機(jī)中;常用的標(biāo)準(zhǔn)外部總線 IEEE-488總線

EIARS-232總線408.2.2IBMPC總線IBMPC/XT機(jī)的主板上有8個(gè)62芯的I/O擴(kuò)展槽,序號(hào)J1~J8.這62根線中包含分離的20根地址總線和8根數(shù)據(jù)總線,其余為控制總線、電源線和地線。引腳排列如下圖所示：41428.2.3AT總線或ISA總線AT總線是以80286為CPU的PC/AT機(jī)及其兼容機(jī)所用的總線，也可用在80386/80486機(jī)上.AT總線也被稱為ISA總線。ISA總線的插座在原來62引腳的PC/XT插座的基礎(chǔ)上，又增加了一個(gè)36引腳的插座，排列如下圖所示：43448.2.4IEEE-488總線

1)

幾點(diǎn)約定交換的信息必須是數(shù)字量；在任何一條線上，數(shù)據(jù)傳輸?shù)乃俾什坏贸^1MB/s;