畢業(yè)設計(論文)-基于FPGA的電機控制

畢業(yè)設計(論文)-基于FPGA的電機控制PAGEPAGE1基于FPGA的電機控制指導老師：設計了一個基于現(xiàn)場可編程門陣列（FPGA）的電機控制系統(tǒng)。簡單介紹了步進電機和直流電機的工作原理和工作特點，并根據(jù)兩種電機的不同特性設計了基于FPGA的不同的控制電路：以改變頻率來控制步進電機的轉(zhuǎn)速；調(diào)節(jié)脈沖的占空比大小改變輸出電壓的大小，從而達到控制直流電機的轉(zhuǎn)速的目的。關(guān)鍵字：FPGA步進電機直流電機電機控制PWMDesignoftheMotor-ControlBasedonFPGAAbstract:theelectromotorcontrolsystemisdesignedbasedonFPGA.Thispapersimplyintroducestheprincipleandthecharacrersofcurrent-motorandstep-motor.Andwhat’smore,differentcontrolcircuitsbasedFPGAaredesignedaccorderingtothedifferentcharacteristicofcurrent-motorandstep-motor.Therotatespeedofstep-motoriscontrolledbychangingfrequency.Theoutput-voltagechangesaccorderingtotherateofimpulses,andsotheaimtocontroltherotateofcurrent-motorachieve.Keyword:step-motormotor-controlPWMFPGA目錄1.系統(tǒng)設計…………………31.1功能介紹…………………31.2電機控制簡介……………31.2.1步進電機的控制………31.2.2直流電機的控制………31.3總體設計方案………41.3.1總體設計思路…………41.3.2方案論證與比較…………………42.單元電路設計……………72.1.步進電機驅(qū)動電路……………72.2.直流電機驅(qū)動電路……………………83.軟件設計……………………83.1實現(xiàn)方法……………………83.2程序流程圖………………94.系統(tǒng)測試……………………105.結(jié)論及參考文獻………105.1.結(jié)論:…………105.2.參考文獻:……………………106.附控制轉(zhuǎn)子中電樞的電流的方向和大小，就可以控制直流電動機的轉(zhuǎn)動方向和轉(zhuǎn)動速度。電樞電流為零時直流電機則停止不動。1.系統(tǒng)設計1.1功能簡介一、基本功能（1）步進電機能夠在四相八拍工作方式下連續(xù)運行。（2）能實現(xiàn)步進電機正\反轉(zhuǎn)及速度變換。（3）能夠?qū)崿F(xiàn)直流電機的正反轉(zhuǎn)及速度調(diào)節(jié)（4）顯示電機工作狀態(tài)1.2電機控制簡介1.2.1步進電機的控制步進電機能夠直接將數(shù)字脈沖信號轉(zhuǎn)化成為角位移，不需要A/D轉(zhuǎn)換，步進電機的空載啟動頻率一般較高，而運行頻率相對來說較低，以超過空載頻率啟動將出現(xiàn)失步甚至無法啟動。為了保證控制速度的精確性,要從一個速度準確達到另外一個速度，就要建立一個校驗機制，以防超過或未達到所需速度.步進電機的脈沖分配:步進電機的脈沖分配是通過電機的通電換相來實現(xiàn)的。例如：四相步進電機的八拍工作方式，當電機正轉(zhuǎn)時，其各相通電順序為A-AB-B-BC-C-CD-D-DA-A,當電機反轉(zhuǎn)時，其各相通電相序為A-AD-D-DC-C-CB-B-BA。步進電機換向時，一定要在電機降速停止或降到頻率較低時才換向，以免產(chǎn)生較大的沖擊而損壞電機。換向信號一定要在前一個方向的最后一個CP脈沖結(jié)束后以及下一個方向的第一個CP脈沖前發(fā)出。步進電機的轉(zhuǎn)速控制：步進電機的轉(zhuǎn)速控制實際上就是控制觸發(fā)脈沖的頻率。當脈沖的頻率升高時，電機轉(zhuǎn)速增加，當脈沖的頻率降低時，電機的轉(zhuǎn)速變慢。1.2.2直流電機具有很好的線性調(diào)速特性，簡單的控制性能?？刂浦绷麟妱訖C的轉(zhuǎn)動方向比較簡單，只需使驅(qū)動電路控制直流電源正接、反接，便可以達到對方向的控制。直流電機轉(zhuǎn)速n的表達式為式中U--電樞端電壓；I電樞電流；R--電樞電路總電阻；φ每極磁通量；K電機結(jié)構(gòu)參數(shù)。由式可得，直流電機的轉(zhuǎn)速控制方法可以分為兩類：一類是對勵磁通進行控制的厲磁控制法即改變磁通ф，一類是對電樞電壓進行控制的電樞控制法即改變電樞電壓U?，F(xiàn)在一般采用后面一種方法。1.3總體設計方案1.3.1用于控制的電機是廣州致遠電子公司生產(chǎn)的電機實驗儀：DP-51MOTOR(帶有驅(qū)動電路,我們可以另外設計驅(qū)動電路)。為了實現(xiàn)對電機的控制，我們沒有去做FPGA最小控制系統(tǒng)，而是直接采用F廣州致遠電子有限公FPGA實驗儀：DP-FPGA。關(guān)鍵問題是如何產(chǎn)生對電機的控制信號。1.3.2一．控制部分的方案論證方案一、用邏輯電路實現(xiàn)。用定時芯片產(chǎn)生脈沖，用組合和時序電路實現(xiàn)對脈沖的分配及頻率的調(diào)節(jié)。整個電路用到的分立元件較多，電路構(gòu)成復雜，不易焊接，且電路的抗干擾能力較差。方案二：采用單片機作為核心控制部件。單片機設計控制電路省去了很多分立元器件。對于脈沖的產(chǎn)生及分配，頻率的調(diào)節(jié)，轉(zhuǎn)速及狀態(tài)的改變都可以由單片機實現(xiàn)，不必再分別用分立元器件實現(xiàn)。但是按照給定的通電換相順序，通過單片機的I/O向驅(qū)動電路發(fā)出控制脈沖，在電機的運行過程中要不停的產(chǎn)生控制脈沖，占用了大量的CPU時間，可能使單片機無法進行其它工作。方案三、用FPGA作控制部件，F(xiàn)PGA控制外圍電路簡單，整體性能好，有更好的穩(wěn)定性好。精度高，抗干擾能力強。顯然第三種方案具有更大的優(yōu)越性，靈活性，經(jīng)比較采用第三種方案。二.功率驅(qū)動電路的方案論證為了便于控制,我們把步進與直流電機的驅(qū)動電路做在一塊PCB板子上。由于從FPGA的I/O中出來的電流較少，不足以驅(qū)動電機，或者能夠驅(qū)動起來，但功率達不到要求。對于直流電機的驅(qū)動方案，有一個非常精典的驅(qū)動電路,不做過多論證。即采用由晶體管功率放大器8050和8550組成的H型PWM電路。用FPGA控制晶體管功率放大器使之工作在占空比可調(diào)的開關(guān)狀態(tài)，精確調(diào)整電動機的轉(zhuǎn)速，這種電路由于工作在管子的飽和截止模式下，效率非常高；H型電路保證了可以簡單的實現(xiàn)轉(zhuǎn)速和方向的控制；電子開關(guān)速度很快，穩(wěn)定性也極強，是一種廣泛應用的PWM調(diào)速技術(shù)。下面就步進電機的驅(qū)動作如下論證。方案一：單電壓驅(qū)動。單電壓驅(qū)動是指電機在工作時，只用一個電壓源對繞組供電。如下圖所示。步進電機單電壓驅(qū)動它的特點是電路最簡單。電路中的限流電阻R1決定了時間常數(shù)，但R1太大會使繞組供電電流減小?？稍赗1兩端并聯(lián)一個電容C，這樣就可使電流的上升波形變陡，改善了高頻特性。該電路一般只適用于小功率步進電機的驅(qū)動。方案二：斬波恒流驅(qū)動斬波驅(qū)動原理圖T1是一個高頻開關(guān)管，T2開關(guān)管的發(fā)射極接一只小電阻R0。以上的驅(qū)動過程表現(xiàn)為；T2每導通一次，T1導通多次，繞組的電流波形為：在T2導通的時間里，電源是脈沖式供電，提高了電源效率，并且能在效抑制共振。但是，由于電流波形為鋸齒形，將會產(chǎn)生較大的電磁噪聲。經(jīng)比較，單電壓驅(qū)動電路簡單，比較適合小功率驅(qū)動，正好適合本設計的要求。所以采用方案一。經(jīng)過上面的比較與論證，可以得出電機控制的總方框圖LED顯示LED顯示直流電機直流驅(qū)動直流電機直流驅(qū)動FPGA最小FPGA最小系統(tǒng)按鍵步進驅(qū)動步進電機步進驅(qū)動步進電機2.單元電路設計2.1.步進電機驅(qū)動電路步進電機的驅(qū)動電路如下圖所示,其驅(qū)動電路原理為：從FPGA出來的脈沖信號按一定的順序分別接到晶體管Q3Q6的基極，四個8050的集電極分別有四個相應的信號輸出，并接到電機的1、4、3、6腳，2、5腳接高電平。我們要求的電機的工作方式為四相八拍。正轉(zhuǎn)各相通電順序為A-AB-B-BC-C-CD-D-DA-A，則只要依次通1110-1100-1101-1001-1011-0011-0111-0110-1110脈沖序列。反轉(zhuǎn)也可以此類推。則電機在脈沖序列信號的作用下按預定方向轉(zhuǎn)動,通過改變脈沖序列信號的快慢即頻率來控制步進電機轉(zhuǎn)速。步進電機驅(qū)動原理圖2.2.直流電機驅(qū)動電路直流電機驅(qū)動原理圖P1為直流電機的選擇信號，即直流電機的總控制信號。當P1為高電平時，就是讓直流電機處于工作狀態(tài)。當P2輸入為低電平，P3輸入為高電平時，晶體管功率放大器Q2、Q5導通，Q3、Q4截止。Q2、Q5與電機J10一起形成一個回路。從而驅(qū)動電機正轉(zhuǎn)。當P2輸入為高電平，P3輸入為低電平時，晶體管功率放大器Q2、Q5截止，Q3、Q4導通，Q3、Q4與電機J10形成回路，驅(qū)動電機反轉(zhuǎn)。從FPGA的I/O口中輸出的電壓只有3.3V，若功放管的基極直接與FPGA的I/O口相連，則控制電壓最高為3.3V，再加上晶體管本身的壓降，加到電動機兩端的電壓就更少了，電動機的驅(qū)動力明顯不夠.。因此，我們運用了TLP521-2光耦集成芯片，將控制部分與電機的驅(qū)動部分隔離開來，這樣不僅增加了各系統(tǒng)模塊之間的隔離度，也使驅(qū)動電流得到大大的加強。3．軟件設計3.1實現(xiàn)方法總控制模塊是采用VHDL語言在DP-FPGA實驗板上編程。通過對各個按鍵的選擇來實現(xiàn)各種功能?？偟目刂颇K就是一個對不同按鍵的響應程序。共有復位RESET鍵，步進與直流電機選擇SLECT鍵，正反選擇SHIFT鍵，速度選擇SPEED鍵四個按鍵3.2程序流程圖開始開始程序初始化程序初始化掃描按鍵掃描按鍵是否有鍵按下 N是否有鍵按下 Y按鍵處理程序按鍵處理程序直流電機控制進程步進電機控制進程直流電機控制進程步進電機控制進程直流驅(qū)動模塊步進驅(qū)動模塊直流驅(qū)動模塊步進驅(qū)動模塊LED顯示LED顯示步進電機的轉(zhuǎn)速或者頻率直流電機步進電機直流電機步進電機 4.系統(tǒng)測試4.1.使用儀器:FPGA實驗儀：DP-FPGA，廣州致遠電子有限公司電機實驗儀：DP-51MOTOR，廣州致遠電子有限公司數(shù)字萬用表：UT101MULTIMETER金創(chuàng)電子儀器廠直流穩(wěn)壓電源：DCPOWERSUPPLYDF1731SL2A，ZhongCeElectronicsCO.,LTD5.結(jié)論及參考文獻5.1.結(jié)論:步進電機控制的控制通過程序較易實現(xiàn)，但要注意其起動時的頻率不能太大，否則易產(chǎn)生失步，甚至根本起動不起來。步進電機的轉(zhuǎn)速越快，其轉(zhuǎn)矩將越小。5.2.參考文獻:1王曉明電動機的單片機控制北京：北京航空航天大學出版社2002年第一版2.潘松，黃繼業(yè).EDA技術(shù)實用教程[m].北京：科學出版社.20023．黃智偉全國大學生電子設計競賽訓練教程北京：電子工業(yè)出版社2005年第一版4．南華大學第六屆全國電子設計競賽全體參賽成員.第六屆電子大賽資料6.附錄libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;--Uncommentthefollowinglinestousethedeclarationsthatare--providedforinstantiatingXilinxprimitivecomponents.--libraryUNISIM;--useUNISIM.VComponents.all;entitytopisPort(clk:instd_logic; reset:instd_logic;1為復位 0開啟 button1:instd_logic; 速度選擇 button2:instd_logic; 正反選擇control:outstd_logic_vector(3downto0);四相電機輸入信號 buzzer:outstd_logic; 報警信號 cs:outstd_logic; 數(shù)碼管選中 shift:outstd_logic_vector(3downto0);數(shù)碼管位選信號 data_led:outstd_logic_vector(7downto0));數(shù)碼管數(shù)據(jù)endtop;architectureBehavioraloftopiscomponentkeyisPort(reset:instd_logic;輸入復位信號 clk:instd_logic; button1:instd_logic; 輸入速度按鍵信號 button2:instd_logic; 輸入正反轉(zhuǎn)按鍵信號 speed:outstd_logic_vector(2downto0);速度數(shù)據(jù)輸出端 sel:outstd_logic_vector(1downto0));正反轉(zhuǎn)信號輸出端endcomponent;componentmcfpisPort(pwm_clk:instd_logic;速度控制脈沖 clk:instd_logic; reset:instd_logic; sel:instd_logic_vector(1downto0);正反轉(zhuǎn) qs:outstd_logic;control:outstd_logic_vector(3downto0));endcomponent;componentmcfsisPort(clk:instd_logic; reset:instd_logic; speed:instd_logic_vector(2downto0); pwm_clk:outstd_logic);endcomponent;componentjishuisPort(reset:instd_logic; qs:instd_logic; sel:instd_logic_vector(1downto0); alarm:outstd_logic; shuju1:outstd_logic_vector(7downto0); shuju2:outstd_logic_vector(7downto0));endcomponent;componentbaojinisPort(clk:instd_logic; alarm:instd_logic; buzzer:outstd_logic);endcomponent;componentxsisPort(clk:instd_logic; reset:instd_logic; shuju1:instd_logic_vector(7downto0); shuju2:instd_logic_vector(7downto0); cs:outstd_logic; shift:outstd_logic_vector(3downto0); data_led:outstd_logic_vector(7downto0));endcomponent;signalload1:std_logic_vector(2downto0);signalload2:std_logic;signalload3:std_logic_vector(1downto0);signalload4:std_logic;signalload5:std_logic;signalload6:std_logic_vector(7downto0);signalload7:std_logic_vector(7downto0);beginu1:keyportmap(reset=>reset,clk=>clk,button1=>button1,button2=>button2,speed=>load1,sel=>load3);u2:mcfsportmap(clk=>clk,reset=>reset,speed=>load1,pwm_clk=>load2);u3:mcfpportmap(pwm_clk=>load2,clk=>clk,reset=>reset,sel=>load3,control=>control,qs=>load4);u4:jishuportmap(reset=>reset,qs=>load4,sel=>load3,alarm=>load5,shuju1=>load6,shuju2=>load7);u5:baojinportmap(clk=>clk,alarm=>load5,buzzer=>buzzer);u6:xsportmap(clk=>clk,reset=>reset,shuju1=>load6,shuju2=>load7,cs=>cs,shift=>shift,data_led=>data_led);endBehavioral;libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;--Uncommentthefollowinglinestousethedeclarationsthatare--providedforinstantiatingXilinxprimitivecomponents.--libraryUNISIM;--useUNISIM.VComponents.all;entitybaojinisPort(clk:instd_logic; alarm:instd_logic; buzzer:outstd_logic);endbaojin;architectureBehavioralofbaojinissignalc:std_logic;beginprocess(clk,alarm,c)variablecnt:integerrange0to50000; beginifclk'eventandclk='1'thencnt:=cnt+1;ifcnt<25000thenc<='1'; elsifcnt<50000thenc<='0'; elsecnt:=0;c<='0';endif; endif;ifalarm='1'thenbuzzer<=c;elsebuzzer<='0';endif;endprocess;endBehavioral;libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;--Uncommentthefollowinglinestousethedeclarationsthatare--providedforinstantiatingXilinxprimitivecomponents.--libraryUNISIM;--useUNISIM.VComponents.all;entityjishuisPort(reset:instd_logic; qs:instd_logic;1個八拍信號 sel:instd_logic_vector(1downto0); 01正轉(zhuǎn)10反轉(zhuǎn) alarm:outstd_logic;報警信號 shuju1:outstd_logic_vector(7downto0); shuju2:outstd_logic_vector(7downto0));endjishu;architectureBehavioralofjishuissignalc1,c2:std_logic;beginprocess(qs)variablecnt:integerrange0to50;beginifrising_edge(qs)then cnt:=cnt+1; ifcnt=50then cnt:=0;alarm<='1';c1<='1'; elsealarm<='0';c1<='0'; endif; endif;endprocess;process(reset,c1,sel)variablecnt:std_logic_vector(7downto0):="00000000";beginifreset='1'thenshuju1<="00000000";elsifrising_edge(c1)then ifsel="01"then ifcnt(3downto0)>="1001"then cnt(3downto0):="0000"; cnt(7downto4):=cnt(7downto4)+1; elsecnt(3downto0):=cnt(3downto0)+1; endif; ifcnt>"10011001"then cnt:="00000000";c2<='1'; elsec2<='0'; endif;endif; ifsel="10"then ifcnt(3downto0)="0000"then cnt(3downto0):="1001"; cnt(7downto4):=cnt(7downto4)-1; elsecnt(3downto0):=cnt(3downto0)-1; endif; ifcnt<="00000000"then cnt:="10011001";c2<='1';elsec2<='0'; endif; endif; endif;shuju1<=cnt;endprocess;process(reset,c2)variablecnt:std_logic_vector(7downto0):="00000000";beginifreset='1'thenshuju2<="00000000";elsifrising_edge(c2)then ifsel="01"then ifcnt(3downto0)>="1001"then cnt(3downto0):="0000"; cnt(7downto4):=cnt(7downto4)+1; elsecnt(3downto0):=cnt(3downto0)+1; endif; ifcnt>"10011001"then cnt:="00000000"; endif; endif;ifsel="10"then ifcnt(3downto0)="0000"then cnt(3downto0):="1001"; cnt(7downto4):=cnt(7downto4)-1; elsecnt(3downto0):=cnt(3downto0)-1; endif; ifcnt<="00000000"then cnt:="10011001"; endif; endif; endif;shuju2<=cnt;endprocess;endBehavioral;libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;--Uncommentthefollowinglinestousethedeclarationsthatare--providedforinstantiatingXilinxprimitivecomponents.--libraryUNISIM;--useUNISIM.VComponents.all;entitymcfsisPort(clk:instd_logic; reset:instd_logic; speed:instd_logic_vector(2downto0); pwm_clk:outstd_logic); endmcfs;architectureBehavioralofmcfsissignalcoefficentl,coefficenth:integer;beginprocess(speed)begincasespeedis when"001"=>coefficentl<=500000;coefficenth<=1000000;50hz when"010" =>coefficentl<=166666;coefficenth<=333333;150hz when"011" =>coefficentl<=250000;coefficenth<=500000;200hz whenothers=>coefficentl<=2500000;coefficenth<=5000000;10hz endcase;endprocess;process(clk,reset,coefficentl,coefficenth)variablecnt:integer;beginifreset='1'then cnt:=0;pwm_clk<='1';elsifclk'eventandclk='1'thencnt:=cnt+1; ifcnt<coefficentlthen pwm_clk<='1'; elsifcnt<coefficenththen pwm_clk<='0';elsepwm_clk<='0';cnt:=0; endif; endif;endprocess;endBehavioral; libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;--Uncommentthefollowinglinestousethedeclarationsthatare--providedforinstantiatingXilinxprimitivecomponents.--libraryUNISIM;--useUNISIM.VComponents.all;entityxsisPort(clk:instd_logic; reset:instd_logic; shuju1:instd_logic_vector(7downto0); shuju2:instd_logic_vector(7downto0); cs:outstd_logic; shift:outstd_logic_vector(3downto0); data_led:outstd_logic_vector(7downto0));endxs;architectureBehavioralofxsissignalclk_shift:std_logic;signaldata_ledin:std_logic_vector(3downto0);beginprocess(clk,reset)variablecnt:integerrange0to50000;beginifreset='1'then cnt:=0; elsifclk'eventandclk='1'then cnt:=cnt+1; ifcnt=24999then clk_shift<=notclk_shift; cnt:=0;endif;endif;endprocess;process(clk_shift,reset)variablecnt:std_logic_vector(1downto0);beginifreset='1'thencnt:="00"; cs<='1'; shift<="1111"; data_ledin<="1111";elsifclk_shift'eventandclk_shift='1'then casecntis when"00"=> cs<='1'; shift<="1110"; data_ledin<=shuju1(3downto0); cnt:=cnt+1; when"01"=> cs<='1'; shift<="1101"; data_ledin<=shuju1(7downto4); cnt:=cnt+1; when"10"=> cs<='1'; shift<="1011"; data_ledin<=shuju2(3downto0); cnt:=cnt+1; when"11"=> cs<='1'; shift<="0111"; data_ledin<=shuju2(7downto4); cnt:="00"; whenothers=> cs<='1'; shift<="1111"; data_ledin<="1111"; endcase; endif;endprocess;process(data_ledin)--譯碼begincasedata_lediniswhen"0000"=>data_led<="11000000";--0 when"0001"=>data_led<="11111001";--1 when"0010"=>data_led<="10100100";--2 when"0011"=>data_led<="10110000";--3 when"0100"=>data_led<="10011001";--4 when"0101"=>data_led<="10010010";--5 when"0110"=>data_led<="10000010";--6 when"0111"=>data_led<="11111000";--7 when"1000"=>data_led<="10000000";--8 when"1001"=>data_led<="10010000";--9 when"1010"=>data_led<="11000000"; whenothers=>data_led<="11111111";--Nosignal;endcase;endprocess;endBehavioral;libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;--Uncommentthefollowinglinestousethedeclarationsthatare--providedforinstantiatingXilinxprimitivecomponents.--libraryUNISIM;--useUNISIM.VComponents.all;entitymcfpisPort(pwm_clk:instd_logic; clk:instd_logic; reset:instd_logic; sel:instd_logic_vector(1downto0);正反轉(zhuǎn)信號1為正轉(zhuǎn)0為反轉(zhuǎn) control:outstd_logic_vector(3downto0); qs:outstd_logic);endmcfp;architectureBehavioralofmcfpistypestatesis(st0,st1,st2,st3,st4,st5,st6,st7);signalstx:states;四相八拍通電方式beginprocess(clk,reset,sel)beginifreset='1'thenstx<=st0;elsifclk'eventandclk='1'then casestxiswhenst0=>ifpwm_clk='0'then ifsel="01"thenstx<=st1; elsifsel="10"thenstx<=st7; elsestx<=st0; endif; endif;whenst1=>ifpwm_clk='1'then