計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)考試題庫及答案（二）

計(jì)算機(jī)科學(xué)系《計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》期末考試試卷（A卷）

得如I-單選題：（10分，每題1分）

評(píng)分

1、啟動(dòng)I/O”指令是主要的輸入輸出指令，是屬于（B）

A.目態(tài)指令B.管態(tài)指令C.目態(tài)、管態(tài)都能用的指令D.編譯程序只能用的指令

2、輸入輸出系統(tǒng)硬件的功能對(duì)（B）是透明的

A.操作系統(tǒng)程序員B.應(yīng)用程序員C.系統(tǒng)結(jié)構(gòu)設(shè)計(jì)人員D.機(jī)器語言程序設(shè)計(jì)員

3、全相聯(lián)地址映象是指（A）

A.任何虛頁都可裝入主存中任何實(shí)頁的位置B.一個(gè)虛頁只裝進(jìn)固定的主存實(shí)頁位置

C.組之間固定，組內(nèi)任何虛頁可裝入任何實(shí)頁位置D.組間可任意裝入，組內(nèi)是固定裝入

4、（C）屬于MIMD系統(tǒng)結(jié)構(gòu)

A.各處理單元同時(shí)受一個(gè)控制單元的管理B.各處理單元同時(shí)受同個(gè)控制單元送來的指令

C.松耦合多處理機(jī)和多計(jì)算機(jī)系統(tǒng)D.陣列處理機(jī)

5、多處理機(jī)上兩個(gè)程序段之間若有先寫后讀的數(shù)據(jù)相關(guān)，則（B）

A.可以并行執(zhí)行B.不可能并行C.任何情況均可交換串行D.必須并行執(zhí)行

6、計(jì)算機(jī)使用的語言是（B）

A.專屬軟件范疇，與計(jì)算機(jī)體系結(jié)構(gòu)無關(guān)B.分屬于計(jì)算機(jī)系統(tǒng)各個(gè)層次

C.屬于用以建立一個(gè)用戶的應(yīng)用環(huán)境D.屬于符號(hào)化的機(jī)器指令

7、指令執(zhí)行結(jié)果出現(xiàn)異常引起的中斷是（C）

A.輸入/輸出中斷B.機(jī)器校驗(yàn)中斷C.程序性中斷D.外部中斷

8、塊沖突概率最高的Cache地址映象方式是（A）

A.直接B.組相聯(lián)C.段相聯(lián)D,全相聯(lián)

9、組相聯(lián)映象、LRU替換的Cache存儲(chǔ)器，不影響Cache命中率的是（B）

A.增大塊的大小B.增大主存容量C.增大組的大小D.增加Cache中的塊數(shù)

10、流水處理機(jī)對(duì)全局性相關(guān)的處理不包括（C）

A.猜測(cè)法B.提前形成條件碼C.加快短循環(huán)程序的執(zhí)行D.設(shè)置相關(guān)專用通路

得分

-填空題：（20分，每題2分）

1、數(shù)據(jù)通路寬度就是—數(shù)據(jù)總線上一次并行傳送的信息位數(shù)

2、計(jì)算機(jī)仿真用—微程序—解釋，計(jì)算機(jī)模擬用—機(jī)器語言—解釋

3、陣列處理機(jī)按存貯器的組成方式可分為兩種構(gòu)形,分別為：_分布式存儲(chǔ)器

和集中共享式

4、按弗林的觀點(diǎn)，計(jì)算機(jī)系統(tǒng)可分為—SISD、SIMD、

MISD和MIMD四大類

5、浮點(diǎn)數(shù)尾數(shù)的下溢處理方法有：一截?cái)喾ǎ崛敕?，恒?法，查表舍入法_。

6、流水線消除速度瓶頸的方法有瓶頸子過程_拆分一和瓶頸子過程一并聯(lián)一

兩種。

7、具有相同“系統(tǒng)結(jié)構(gòu)”（如指令系統(tǒng)相同）的計(jì)算機(jī)可以因?yàn)樗俣纫蟮纫蛩?/p>

的不同而采用—計(jì)算機(jī)組成

8.在非線性流水線機(jī)器中，可能發(fā)生的數(shù)據(jù)相關(guān)有:—先讀后寫相關(guān)，寫寫相關(guān)

和先寫后讀相關(guān)一o

8、互連網(wǎng)絡(luò)的交換方法主要有線路交換、包交換、線路/包交換，SIMD互連網(wǎng)絡(luò)

多采用一線—交換，多處理機(jī)常采用一包—交換。

9、Cache存儲(chǔ)器寫操作時(shí)，只寫入Cache,僅當(dāng)需要塊替換時(shí)，才將其寫回主

存，稱這種修改主存塊內(nèi)容的方法為一寫回法—o

得分三簡答題：（40分，每題4分）

評(píng)分人

1.計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)研究的是什么？

軟、硬件之間的功能分配以及對(duì)傳統(tǒng)機(jī)器級(jí)界面的確定。

2.計(jì)算機(jī)組成和計(jì)算機(jī)實(shí)現(xiàn)有什么關(guān)系？

計(jì)算機(jī)組成指的是計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的邏輯實(shí)現(xiàn)。計(jì)算機(jī)實(shí)現(xiàn)指的是計(jì)算機(jī)組成的物理實(shí)

現(xiàn)。計(jì)算機(jī)組成和計(jì)算機(jī)實(shí)現(xiàn)關(guān)系密切，有人將它們和稱為計(jì)算機(jī)實(shí)現(xiàn)。

3.器件的發(fā)展對(duì)系統(tǒng)結(jié)構(gòu)的影響？

器件的發(fā)展改變了邏輯設(shè)計(jì)的傳統(tǒng)方法。器件的發(fā)展也使系統(tǒng)結(jié)構(gòu)的“下移”速度加快。

器件的發(fā)展還促進(jìn)了算法、語言和軟件的發(fā)展。

4.解決計(jì)算機(jī)主存與CPU的速度差對(duì)機(jī)器性能的影響，可采用哪些解決方法？

設(shè)置Cache,采用并行主存系統(tǒng)

5.簡述設(shè)計(jì)RISC結(jié)構(gòu)使用的基本技術(shù)。

（1）按設(shè)計(jì)RISC的一般原則來設(shè)計(jì)（2）邏輯實(shí)現(xiàn)上采用硬聯(lián)和微程序相結(jié)合（3）設(shè)置

大量工作寄存器并采用重疊寄存器窗口（4）指令用流水和延遲轉(zhuǎn)移（5）采用Cache（6）

優(yōu)化設(shè)計(jì)編譯系統(tǒng)

6.什么是軟件的可移植性？

軟件不修改或只經(jīng)少量修改就可由一臺(tái)機(jī)器移植到另一臺(tái)機(jī)器上運(yùn)行

7.請(qǐng)解釋說明常用的4種基本單級(jí)互聯(lián)網(wǎng)絡(luò).

立方體單級(jí)網(wǎng)絡(luò)，PM2I網(wǎng)絡(luò)，混洗交換單級(jí)網(wǎng)絡(luò)，蝶形單級(jí)網(wǎng)絡(luò)

8.什么是中斷響應(yīng)次序和處理次序？

中斷響應(yīng)次序是在同時(shí)發(fā)生多個(gè)不同種類的中斷請(qǐng)求時(shí)，中斷響應(yīng)硬件中排隊(duì)器所決定

的響應(yīng)次序.處理次序是各個(gè)中斷請(qǐng)求實(shí)際被處理完畢的順序.

9.請(qǐng)解釋存儲(chǔ)系統(tǒng)和存儲(chǔ)體系的區(qū)別.

存儲(chǔ)系統(tǒng)是將多種不同工藝的存儲(chǔ)器組織在一起，但從邏輯上還不能成為一個(gè)整體.

而存儲(chǔ)體系就是從程序員角度來看，各種不同工藝的存儲(chǔ)器在邏輯上是一個(gè)整體.

10.請(qǐng)說明一次重疊中通用寄存器組相關(guān)的處理辦法.

處理辦法有推后讀和設(shè)置相關(guān)通路

得分四計(jì)算題：（30分，每題6分）

評(píng)分人

1.經(jīng)統(tǒng)計(jì),某機(jī)器14條指令的使用頻率分別為：0.01,0.15,0.12,0.03,0.02.

0.04,0.02,

0.04.0.01,0.13,0.15,0.14,0.11,0.03o請(qǐng)分別求出用等長碼，哈夫曼碼，只

有兩種碼長的擴(kuò)展操作碼的操作碼平均碼長。

等長碼碼長為4位，哈夫曼碼平均碼長為3.38位，兩種碼長的擴(kuò)展操作碼的操作

碼平均碼長為3.4位

2.設(shè)有兩個(gè)向量C和D,各有4個(gè)元素，在圖中的靜態(tài)雙功能流水線上工作。其中，

1->2->3->5組成加法流水線，1->4->5組成乘法流水線。設(shè)每個(gè)流水線所經(jīng)過的時(shí)間均

為At,而且流水線的輸出結(jié)果可以直接返回到輸入或暫存于相應(yīng)的緩沖寄存器中，其

延遲時(shí)間和功能切換所需要的時(shí)間都可以忽略不計(jì)。求：該流水線的實(shí)際吞吐率TP和

效率11。

11=32%

3.在一個(gè)5段的流水線處理機(jī)上需經(jīng)9拍才能完成一個(gè)任務(wù)，其預(yù)約表如下表所

7J\o

⑴分別寫出延遲禁止表F、初始沖突向量C；（2）畫出流水線狀態(tài)轉(zhuǎn)移圖；（3）求出

最小平均延遲、調(diào)度最佳方案。

分別寫出延遲禁止表F={1,5,6.81.

初始沖突向量C={101100011,

4.如果設(shè)一個(gè)系統(tǒng)有四個(gè)中斷級(jí)，中斷響應(yīng)次序?yàn)?->2->3->4?，F(xiàn)要求中斷處理次序

改為1->4->3->2,（1）請(qǐng)畫出中斷級(jí)屏蔽位表。（2）如果在運(yùn)行用戶程序的過程中同

時(shí)發(fā)生了1,2,3,4級(jí)中斷，請(qǐng)畫出此程序運(yùn)行過程示意圖。（3）如果在運(yùn)行用戶程

序的過程中同時(shí)發(fā)生了2,3級(jí)中斷，而在3級(jí)中斷未處理完畢又發(fā)生了4級(jí)中斷,

最后回到用戶程序時(shí)又同時(shí)發(fā)生了1,2級(jí)中斷，請(qǐng)畫出此程序運(yùn)行過程示意圖。

(1)

中斷處理中項(xiàng)或屏敗也

珪序級(jí)別1級(jí)2級(jí)3級(jí)4級(jí)

第1級(jí)0000

第2級(jí)1011

第3級(jí)1001

第4級(jí)I000

(2)(3)

5.計(jì)算多級(jí)立方體互連網(wǎng)絡(luò)。見圖N=8多級(jí)立方體互連網(wǎng)絡(luò)，求當(dāng)輸入端級(jí)控制信

號(hào)為S2S1S0R10時(shí)，輸入端為01234567時(shí)，榆出端為：23016745.

計(jì)算機(jī)科學(xué)系《計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)》期末考試試卷（B卷）

年級(jí)：專業(yè)：班級(jí)：_學(xué)號(hào)：姓名：

題號(hào)—三四五總分簽名

得分

注：1、共100分，考試時(shí)間120分鐘。

2、此試卷適用于計(jì)算機(jī)科學(xué)與技術(shù)本科專業(yè)。

-單選題：（10分，每題1分）

11、.計(jì)算機(jī)中優(yōu)化使用的操作碼編碼方法是（D）

A.哈夫曼編碼B.ASCII碼C.BCD碼D.擴(kuò)展操作碼

12、對(duì)系統(tǒng)程序員不透明的應(yīng)當(dāng)是（B）

A.Cache存儲(chǔ)器B.虛擬存儲(chǔ)器C.指令緩沖寄存器D.數(shù)據(jù)通路寬度

13、全相聯(lián)地址映象是指（A）

A.任何虛頁都可裝入主存中任何實(shí)頁的位置B.一個(gè)虛頁只裝進(jìn)固定的主存實(shí)頁位置

C.組之間固定，組內(nèi)任何虛頁可裝入任何實(shí)頁位置D.組間可任意裝入，組內(nèi)是固定裝入

14、（C）屬于MIMD系統(tǒng)結(jié)構(gòu)

A.各處理單元同時(shí)受一個(gè)控制單元的管理B.各處理單元同時(shí)受同個(gè)控制單元送來的指令

C.松耦合多處理機(jī)和多計(jì)算機(jī)系統(tǒng)D.陣列處理機(jī)

15、多處理機(jī)上兩個(gè)程序段之間若有先寫后讀的數(shù)據(jù)相關(guān)，則（B）

A.可以并行執(zhí)行B.不可能并行C.任何情況均可交換串行D.必須并行執(zhí)行

16、系列機(jī)軟件必須保證（C）

A.向前兼容，并向上兼容B.向前兼容，并向下兼容

C.向后兼容，力爭向上兼容D.向后兼容，力爭向下兼容

17、指令執(zhí)行結(jié)果出現(xiàn)異常引起的中斷是（C）

A.輸入/輸出中斷B.機(jī)器校驗(yàn)中斷C.程序性中斷D.外部中斷

18、在Cache存儲(chǔ)器中常用的地址映象方式是（C）

A.全相聯(lián)映象B.頁表法映象C.組相聯(lián)映象D.段頁表映象

19、組相聯(lián)映象、LRU替換的Cache存儲(chǔ)器，不影響Cache命中率的是（B）

A.增大塊的大小B.增大主存容量C.增大組的大小D.增加Cache中的塊數(shù)

20、流水處理機(jī)對(duì)全局性相關(guān)的處理不包括（D）

A.猜測(cè)法B.提前形成條件碼C.加快短循環(huán)程序的執(zhí)行D.設(shè)置相關(guān)專用通路

得分

-填空題：（20分，每題2分）

評(píng)分人

10、數(shù)據(jù)寬度就是I/。設(shè)備取得I/?？偩€后所傳送數(shù)據(jù)的總

11、計(jì)算機(jī)仿真用—微程序_解釋，計(jì)算機(jī)模擬用—機(jī)器語言—解釋

12、固件就是-種具有軟件功能的硬

件。

13、按弗林的觀點(diǎn)，計(jì)算機(jī)系統(tǒng)可分為SISD、

SMD、

MISD和MIMD四大類

14、浮點(diǎn)數(shù)尾數(shù)的下溢處理方法有：截?cái)喾?，舍入法，恒?法，查表舍入

法。

15、實(shí)現(xiàn)軟件移植的基本技術(shù)有同一高級(jí)語言，采用系列機(jī)，模擬和仿

Mo

16、并行主存系統(tǒng)包括單體多字，多體單字和多體多字交叉存儲(chǔ)

o

17、在非線性流水線機(jī)器中，可能發(fā)生的數(shù)據(jù)相關(guān)有：先讀后寫相關(guān)，寫

寫相關(guān)

和先寫后讀相關(guān)o

18、互連網(wǎng)絡(luò)的交換方法主要有線路交換、包交換、線路/包交換，SIMD互連

網(wǎng)絡(luò)多采用—線—交換，多處理機(jī)常采用一包—交換。

19、Cache存儲(chǔ)器寫操作時(shí)，在寫入Cache的同時(shí)將其寫回主存，稱這種修

改主存塊內(nèi)容的方法為一寫直達(dá)法—o

得分三簡答題：（40分，每題4分）

評(píng)分人

5.計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)研究的是什么？

軟、硬件之間的功能分配以及對(duì)傳統(tǒng)機(jī)器級(jí)界面的確定。

6.計(jì)算機(jī)組成設(shè)計(jì)要解決的問題是什么？

在所希望能達(dá)到的性能和價(jià)格比的前提下，怎樣最佳'最合理地把各種設(shè)備和部件組織

成為一臺(tái)計(jì)算機(jī)，以實(shí)現(xiàn)所確定的系統(tǒng)結(jié)構(gòu)。

7.舉例說明幾種指令級(jí)高度并行的超級(jí)處理機(jī)？

超標(biāo)量處理機(jī)、超長指令字處理機(jī)、超流水線處理機(jī)、超標(biāo)量超流水線處理機(jī)

8.解決計(jì)算機(jī)主存與CPU的速度差對(duì)機(jī)器性能的影響，可采用哪些解決方法？

設(shè)置Cache,采用并行主存系統(tǒng)

11.CISC指令系統(tǒng)的含義？

復(fù)雜指令系統(tǒng)計(jì)算機(jī)，即機(jī)器指令系統(tǒng)變得越來越龐雜，這就是所謂的CISC指令系統(tǒng)。

12.什么是軟件的可移植性？

軟件不修改或只經(jīng)少量修改就可由一臺(tái)機(jī)器移植到另一臺(tái)機(jī)器上運(yùn)行

13.請(qǐng)解釋說明常用的4種基本單級(jí)互聯(lián)網(wǎng)絡(luò).

立方體單級(jí)網(wǎng)絡(luò)，PM2I網(wǎng)絡(luò)，混洗交換單級(jí)網(wǎng)絡(luò)，蝶形單級(jí)網(wǎng)絡(luò)

14.什么是并行性？

只要在同一時(shí)刻或是在同一時(shí)間間隔內(nèi)完成兩種或兩種以上性質(zhì)相同或不同的工作，它

們?cè)跁r(shí)間上能相互重疊，都體現(xiàn)了并行性。

15.請(qǐng)解釋存儲(chǔ)系統(tǒng)和存儲(chǔ)體系的區(qū)別.

存儲(chǔ)系統(tǒng)是將多種不同工藝的存儲(chǔ)器組織在一起，但從邏輯上還不能成為一個(gè)整

體.而存儲(chǔ)體系就是從程序員角度來看，各種不同工藝的存儲(chǔ)器在邏輯上是一個(gè)整體.

16.請(qǐng)說明一次重疊中通用寄存器組相關(guān)的處理辦法.

處理辦法有推后讀和設(shè)置相關(guān)通路

得分四計(jì)算題：（30分，每題6分）

評(píng)分人

1.設(shè)一臺(tái)模型機(jī)有7條指令，其使用頻度為:

指令使用頻度I指令使用頻度

110.03II40.05

I20.03II50.15

I30.04II60.3

II70.4

⑵H=2.17

H=2.2

2.設(shè)有兩個(gè)向量C和D,各有4個(gè)元素，在圖中的靜態(tài)雙功能流水線上工作。其中，

1->2->3->5組成加法流水線，1->4->5組成乘法流水線。設(shè)每個(gè)流水線所經(jīng)過的時(shí)間均

為At,而且流水線的輸出結(jié)果可以直接返回到輸入或暫存于相應(yīng)的緩沖寄存器中，其

延遲時(shí)間和功能切換所需要的時(shí)間都可以忽略不計(jì)。求：該流水線的實(shí)際吞吐率TP和

效率T1。

A

71=32%

3.在一個(gè)5段的流水線處理機(jī)上需經(jīng)9拍才能完成一個(gè)任務(wù)，其預(yù)約表如下表所

7J\O

(1)分別寫出延遲禁止表F、初始沖突向量C；(2)畫出流水線狀態(tài)轉(zhuǎn)移圖；(3)求出

最小平均延遲、調(diào)度最佳方案。

分別寫出延遲禁止表F={1,5,6.8).

初始沖突向量C={10110001},

4.若機(jī)器共有5級(jí)中斷，中斷響應(yīng)優(yōu)先次序?yàn)镮T2T3T4T5,現(xiàn)要求其實(shí)際的中斷

處理次序?yàn)镮T4T5T2T3。(1)設(shè)計(jì)各級(jí)中斷處理程序的中斷級(jí)屏蔽位(令“1”對(duì)應(yīng)

于屏蔽，“0”對(duì)應(yīng)于開放);(2)若在運(yùn)行用戶程序時(shí)，同時(shí)出現(xiàn)第4、2級(jí)中斷請(qǐng)求，

而在處理第2級(jí)中斷未完成時(shí)，又同時(shí)出現(xiàn)第I、3、5級(jí)中斷請(qǐng)求，請(qǐng)畫出此程序

運(yùn)行過程示意圖。

中斷處理程中斷級(jí)屏蔽位

序級(jí)別

12345

111111

201100

300100

401111

501100

中斷處喇

中斷請(qǐng)求用戶程序12345

5.計(jì)算多級(jí)立方體互連網(wǎng)絡(luò)。見圖N=8多級(jí)立方體互連網(wǎng)絡(luò)，求當(dāng)輸入端級(jí)控制信

號(hào)為S2S1S0=010時(shí)，輸入端為01234567時(shí)，輸出端為：23016745。

計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)試題及答案

簡答題(20分，每題4分)

1.Cache存儲(chǔ)器中為什么會(huì)產(chǎn)生替換？請(qǐng)列舉3種常用的替換算法。

【解】

Cache工作原理要求它盡量保存最新數(shù)據(jù)，當(dāng)一個(gè)新的主存塊需

要拷貝到Cache,而允許存放此塊的行位置都被其他主存塊占滿時(shí)，

就要產(chǎn)生替換。

常用替換算法包括：最不經(jīng)常使用（LFU）算法、近期最少使用（LRU）

算法、隨機(jī)替換。

2.多處理機(jī)系統(tǒng)與機(jī)群系統(tǒng)有什么差別？

【解】

多處理機(jī)系統(tǒng)由若干臺(tái)獨(dú)立的計(jì)算機(jī)組成，每臺(tái)計(jì)算機(jī)能夠獨(dú)立

執(zhí)行自己的程序，彼此之間通過互連網(wǎng)絡(luò)連接，實(shí)現(xiàn)程序之間的數(shù)據(jù)

交換和同步。

機(jī)群系統(tǒng)是一組完整的計(jì)算機(jī)互連，它們作為一個(gè)統(tǒng)一的計(jì)算資

源一起工作，并能產(chǎn)生一臺(tái)機(jī)器的印象。

3.多機(jī)系統(tǒng)中的緊耦合系統(tǒng)與松耦合系統(tǒng)有什么差別？

【解】

緊耦合系統(tǒng)又稱直接耦合系統(tǒng)，指計(jì)算機(jī)間物理連接的頻帶較高，

一般是通過總線或高速開關(guān)實(shí)現(xiàn)計(jì)算機(jī)間的互連，可以共享主存。

松耦合系統(tǒng)又稱間接耦合系統(tǒng)，一般是通過通道或通信線路實(shí)現(xiàn)

計(jì)算機(jī)間的互連，可以共享外存設(shè)備。

4.多模塊交叉存儲(chǔ)器是如何加速CPU和存儲(chǔ)器之間的有效傳輸?shù)模?/p>

【解】

CPU同時(shí)訪問多個(gè)模塊，由存儲(chǔ)器控制部件控制它們分時(shí)使用數(shù)據(jù)

總線進(jìn)行信息傳遞。對(duì)每一個(gè)存儲(chǔ)模塊來說，從CPU給出訪存命令直

到讀出信息仍然使用了一個(gè)存取周期時(shí)間，而對(duì)CPU來說，它可以在

一個(gè)存取周期內(nèi)連續(xù)訪問多個(gè)模塊。各模塊的讀寫過程將重疊進(jìn)行，

所以多模塊交叉存儲(chǔ)器是一種并行存儲(chǔ)器結(jié)構(gòu)。

5.何謂動(dòng)態(tài)執(zhí)行技術(shù)？

【解】

所謂動(dòng)態(tài)執(zhí)行技術(shù)，就是通過預(yù)測(cè)程序流來調(diào)整指令的執(zhí)行，并

分析程序的數(shù)據(jù)流來選擇指令執(zhí)行的最佳順序

6.請(qǐng)比較虛擬存儲(chǔ)器和Cache這兩種存儲(chǔ)系統(tǒng)的相似之處和主要區(qū)

別。

【解】

相似之處：①把程序中最近常用的部分駐留在高速的存儲(chǔ)器中；

②一旦這部分變得不常用了，把它們送回到低速的存儲(chǔ)器中；③這種

換入換出是由硬件或操作系統(tǒng)完成的，對(duì)用戶是透明的；④力圖使存

儲(chǔ)系統(tǒng)的性能接近高速存儲(chǔ)器，價(jià)格接近低速存儲(chǔ)器。

主要區(qū)別：在虛擬存儲(chǔ)器中未命中的性能損失要遠(yuǎn)大于Cache系

統(tǒng)中未命中的損失。

7.請(qǐng)簡述Cache的基本工作過程。

【解】

當(dāng)CPU讀取主存中一個(gè)字時(shí)，便發(fā)出此字的內(nèi)存地址到Cache和

主存。此時(shí)Fache控制邏輯依據(jù)地址判斷此字當(dāng)前是否在Cache中：

若是，此字立即傳送給CPU；若非，則用主存讀周期把此字從主存讀

出送到CPU,與此同時(shí)一，把含有這個(gè)字的整個(gè)數(shù)據(jù)塊從主存讀出送到

Cache中。

8.請(qǐng)簡述存儲(chǔ)器擴(kuò)展的3種方法。

【解】

存儲(chǔ)器芯片的容量是有限的，需要在字向和位向兩方面進(jìn)行擴(kuò)充

才能滿足實(shí)際存儲(chǔ)器的容量要求。通常采用位擴(kuò)展法、字?jǐn)U展法、字

位同時(shí)擴(kuò)展法。

位擴(kuò)展法：只加大字長，而存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片字?jǐn)?shù)一致,

對(duì)片子沒有選片要求。

字?jǐn)U展法：僅在字向擴(kuò)充，而位數(shù)不變，由片選信號(hào)來區(qū)分各片

地址。

字位同時(shí)擴(kuò)展法：在字向和位向同時(shí)進(jìn)行擴(kuò)展。

9.請(qǐng)簡述CPU對(duì)存儲(chǔ)器進(jìn)行讀/寫操作的過程。

【解】

首先由地址總線給出地址信號(hào)，然后要發(fā)出讀操作或?qū)懖僮鞯目?/p>

制信號(hào)，最后在數(shù)據(jù)總線上進(jìn)行信息交流。

10.請(qǐng)簡述單機(jī)系統(tǒng)中單總線、雙總線和三總線結(jié)構(gòu)彼此之間有什么

不同？

【解】

單總線結(jié)構(gòu)：使用一條單一的系統(tǒng)總線來連接CPU、主存和I/O設(shè)

備?？偩€只能分時(shí)工作，使信息傳送的吞吐量受到限制。

雙總線結(jié)構(gòu)：在CPU和主存之間專門設(shè)置了一組高速的存儲(chǔ)總線,

使CPU可通過專用總線與存儲(chǔ)器交換信息、,并減輕了系統(tǒng)總線的負(fù)擔(dān)。

主存仍可通過系統(tǒng)總線與外設(shè)之間實(shí)現(xiàn)DMA操作，而不必經(jīng)過CPU

三總線結(jié)構(gòu)：在雙總線系統(tǒng)的基礎(chǔ)上增加I/O總線，其中，系統(tǒng)

總線是CPU、主存和通道（I0P）之間進(jìn)行數(shù)據(jù)傳送的公共通路，而

I/O總線是多個(gè)外部設(shè)備與通道之間進(jìn)行數(shù)據(jù)傳送的公共通路。通道

實(shí)際上是一臺(tái)具有特殊功能的處理器，它分擔(dān)了一部分CPU的功能，

以實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理及外設(shè)與主存之間的數(shù)據(jù)傳送。

11.請(qǐng)簡述計(jì)算機(jī)并行處理技術(shù)中的時(shí)間并行和空間并行。

【解】

時(shí)間并行：讓多個(gè)處理過程在時(shí)間上相互錯(cuò)開，輪流重疊地使用

同一套硬件設(shè)備的各個(gè)部分，以加快硬件周轉(zhuǎn)而贏得速度。時(shí)間并行

性概念的實(shí)現(xiàn)方式就是采用流水處理部件，是一種非常經(jīng)濟(jì)而實(shí)用的

并行技術(shù)，能保證計(jì)算機(jī)系統(tǒng)具有較高的性能價(jià)格比。

空間并行：以“數(shù)量取勝”為原則來大幅度提高計(jì)算機(jī)的處理速

度。空間并行技術(shù)主要體現(xiàn)在多處理器系統(tǒng)和多計(jì)算機(jī)系統(tǒng)。

12.請(qǐng)簡述現(xiàn)代計(jì)算機(jī)系統(tǒng)中的多級(jí)存儲(chǔ)器體系結(jié)構(gòu)。

【解】

為了解決對(duì)存儲(chǔ)器要求容量大、速度快、成本低三者之間的矛盾，

目前在計(jì)算機(jī)系統(tǒng)中，通常采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)，即使用高速緩

沖存儲(chǔ)器、主存儲(chǔ)器和外存儲(chǔ)器。

13.請(qǐng)簡述計(jì)算機(jī)的流水處理過程。

【解】

為了實(shí)現(xiàn)流水，首先把輸入的任務(wù)（或過程）分割為一系列子任

務(wù)，并使各子任務(wù)能在流水線的各個(gè)階段并發(fā)地執(zhí)行。當(dāng)任務(wù)連續(xù)不

斷地輸入流水線時(shí)，在流水線的輸出端便連續(xù)不斷地吐出執(zhí)行結(jié)果，

從而實(shí)現(xiàn)了子任務(wù)級(jí)的并行性。

14.請(qǐng)簡述運(yùn)算器的單總線、雙總線和三總線結(jié)構(gòu)形式彼此之間有

什么不同？

【解】

單總線結(jié)構(gòu)：所有部件都接到同一總線上。在同一時(shí)間內(nèi)，只能有

一個(gè)操作數(shù)放在單總線上。把兩個(gè)操作數(shù)輸入到ALU,需要分兩次來做,

而且還需要兩個(gè)緩沖寄存器。

雙總線結(jié)構(gòu)：兩個(gè)操作數(shù)同時(shí)加到ALU進(jìn)行運(yùn)算，只需要一次操作

控制就可以得到運(yùn)算結(jié)果。但是因?yàn)閮蓷l總線都被輸入數(shù)占據(jù)，因而

ALU的輸出不能直接加到總線上去，而必須在ALU輸出端設(shè)置緩沖寄

存器。

三總線結(jié)構(gòu)：ALU的兩個(gè)輸入端分別由兩條總線供給,而ALU的輸

出則與第三條總線相連。這樣，算術(shù)邏輯操作就可以在一步的控制之

內(nèi)完成。

15.如何區(qū)分選擇型DMA控制器和多路型DMA控制器？

【解】

選擇型DMA控制器在物理上可以連接多個(gè)設(shè)備，而在邏輯上只允

許連接一個(gè)設(shè)備，在某一段時(shí)間內(nèi)只能為一個(gè)設(shè)備服務(wù)。

多路型DMA控制器不僅在物理上可以連接多個(gè)外圍設(shè)備，而且在

邏輯上也允許這些外圍設(shè)備同時(shí)工作。

16.如何區(qū)分選擇通道、數(shù)組多路通道和字節(jié)多路通道？

【解】

選擇通道：在物理上它可以連接多個(gè)設(shè)備，但是這些設(shè)備不能同

時(shí)工作，在某一段時(shí)間內(nèi)通道只能選擇一個(gè)設(shè)備進(jìn)行工作。

數(shù)組多路通道：當(dāng)某設(shè)備進(jìn)行數(shù)據(jù)傳送時(shí)，通道只為該設(shè)備服務(wù);

當(dāng)設(shè)備在執(zhí)行尋址等控制性動(dòng)作時(shí)，通道暫時(shí)斷開與這個(gè)設(shè)備的連

接，掛起該設(shè)備的通道程序，去為其他設(shè)備服務(wù)，即執(zhí)行其他設(shè)備的

通道程序。

字節(jié)多路通道：字節(jié)多路通道主要用于連接大量的低速設(shè)備，這

些設(shè)備的數(shù)據(jù)傳輸率很低，因此通道在傳送兩個(gè)字節(jié)之間有很多空閑

時(shí)間，字節(jié)多路通道正是利用這個(gè)空閑時(shí)間為其他設(shè)備服務(wù)。

17.什么是頁式虛擬存儲(chǔ)器中的快表？

【解】

為了避免頁表已保存或已調(diào)入主存儲(chǔ)器時(shí)對(duì)主存訪問次數(shù)的增

多，把頁表的最活躍部分存放在高速存儲(chǔ)器中組成快表，以減少時(shí)間

開銷?？毂碛捎布M成，它比頁表小得多。

18.什么是虛擬存儲(chǔ)器中的段頁式管理？

【解】

采用分段和分頁結(jié)合的方法。

程序按模塊分段，段內(nèi)再分頁，進(jìn)入主存仍以頁為基本信息傳送

單位，用段表和頁表進(jìn)行兩級(jí)定位管理。

19.什么是EDRAM芯片？它有何好處？

【解】

EDRAM芯片又稱增強(qiáng)型DRAM芯片，它是在DRAM芯片上集成了一

個(gè)SRAM實(shí)現(xiàn)的小容量高速緩沖存儲(chǔ)器(Cache),從而使DRAM芯片的

性能得到顯著改進(jìn)。

20.為了使CPU不至因?yàn)榈却鎯?chǔ)器讀寫操作的完成而無事可做，可

以采取哪些加速CPU和存儲(chǔ)器之間有效傳輸?shù)奶厥獯胧?/p>

【解】

主存儲(chǔ)器采用更高速的技術(shù)來縮短存儲(chǔ)器的讀出時(shí)間，或加長存

儲(chǔ)器的字長；

采用并行操作的雙端口存儲(chǔ)器；

在CPU和主存儲(chǔ)器之間插入一個(gè)高速緩沖存儲(chǔ)器(Cache),以縮

短讀出時(shí)間；

在每個(gè)存儲(chǔ)器周期中存取幾個(gè)字。

21.虛擬存儲(chǔ)器中的頁面替換策略和Cache中的行替換策略有什么顯

著不同？

【解】

①缺頁至少要涉及一次磁盤存取，以讀取所缺的頁面，系統(tǒng)損失

比Cache未命中大得多；

②頁面替換是由操作系統(tǒng)軟件實(shí)現(xiàn)的；

③頁面替換的選擇余地很大，屬于一個(gè)進(jìn)程的頁面都可替換。

22.在主存與Cache間為什么要建立地址映射？請(qǐng)簡述3種不同的地

址映射方式。

【解】

與主存容量相比，Cache的容量很小，它保存的內(nèi)容只是主存內(nèi)

容的一個(gè)子集。為了把主存塊放到Cache中，必須應(yīng)用某種方法把主

存地址定位到Cache中，稱作地址映射。

地址映射方式有全相聯(lián)方式、直接方式和組相聯(lián)方式三種：

全相聯(lián)映射方式：將主存的一個(gè)塊直接拷貝到Cache中的任意一

行上。

直接映射方式：一個(gè)主存塊只能拷貝到Cache的一個(gè)特定行位置

上去。

組相聯(lián)映射方式：將Cache分成u組，每組v行，主存塊存放到

哪個(gè)組是固定的，至于存到該組哪一行則是靈活的。

二、應(yīng)用題

1.CPU執(zhí)行一段程序時(shí)，Cache完成存取的次數(shù)為2000次，主存完

成存取的次數(shù)為180次，已知Cache存儲(chǔ)周期為40ns,主存存儲(chǔ)周期

為250ns,求Cache的命中率、Cache/主存系統(tǒng)的效率和平均訪問時(shí)

間。(10分)

【解】

Nc=2000,Nm=180

tc=40ns,tm=250ns

命中率h=Nc/(Nc+Nm)=2000/(2000+180)=0.917=91.7%

平均訪問時(shí)間ta=h*tc+(l-h)tm=0.917*40+(1-0.917)*250=57.43

ns

效率e=tc/ta=40/57.43=0.6965=69.65%

2.將十進(jìn)制數(shù)-0.421875轉(zhuǎn)換成IEEE-754標(biāo)準(zhǔn)的32位浮點(diǎn)規(guī)格化

數(shù)，要求給出具體過程。(10分)

【解】

首先分別將十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)：

(-0.421875)10=-0.011011

然后移動(dòng)小數(shù)點(diǎn)，使其在第1,2位之間

-0.011011=-1.1011X2-2e=-2

于是得到：

8=1,E=-2+127=125,M=1011

最后得到32位浮點(diǎn)數(shù)的二進(jìn)制存儲(chǔ)格式為：

10111110110110000000000000000000=(BED80000)16

3.假設(shè)主存只有a,b,c三個(gè)頁框，組成a進(jìn)c出的FIFO隊(duì)列，進(jìn)程

訪問頁面的序列是0,2,5,4,5,2,5,2,3,5,2,4號(hào)。用列

表法求采用FIFO+LRU替換策略時(shí)的命中率。(10分)

【解】

求解表格如下所示

頁面訪問序命中

0254⑤②⑤②3⑤②4

列率

a0254⑤②⑤②3⑤②4

b02⑤4⑤②523526/12

c02②444⑤②35=

命命命命命命50%

中中中中中中

4.利用串行方式傳送字符，每秒鐘傳送的比特（bit）位數(shù)常稱為波

特率。假設(shè)數(shù)據(jù)傳送速率是是180個(gè)字符/秒，每一個(gè)字符格式規(guī)定

包含11個(gè)數(shù)據(jù)位（1個(gè)起始位、1個(gè)停止位、1個(gè)校驗(yàn)位、8個(gè)數(shù)據(jù)

位），問傳送的波特率是多少？每個(gè)比特位占用的時(shí)間是多少？（10

分）

【解】

波特率為：

11位義180/秒=1980波特

每個(gè)比特位占用的時(shí)間Td是波特率的倒數(shù)：

Td=1/1980=0.505X10^s=0.505ms

5.某總線在一個(gè)總線周期中并行傳送32位數(shù)據(jù)，假設(shè)一個(gè)總線周期

等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為50MHz，總線帶寬是多少？（2）

如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為100MHz,

總線帶寬是多少？（10分）

【解】

設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=l/f表示，一個(gè)總線周

期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：

（1）32位=4Byte,

總線帶寬Dr=D/T=DX1/T=DXf=4BX50X106/s=200MB/s

（2）64位=8Byte,

總線帶寬Dr=DXf=8BX100X107S=800MB/s

6.某16位機(jī)器所使用的指令格式和尋址方式如下所示。指令匯編格

式中的S（源）、D（目標(biāo)）都是通用寄存器，M是主存中的一個(gè)單元。

MOV是傳送指令，LDA為讀數(shù)指令，STA為寫數(shù)指令。

15973

10840

0P——目標(biāo)源MOVD,S

15973

10840

OP——目標(biāo)

20位地址

15973

10840

OP基址源變址

位移量

要求：⑴分析三種指令的指令格式特點(diǎn)。⑵CPU完成哪一種操作

所花時(shí)間最短？哪一種操作所花時(shí)間最長？第2種指令的執(zhí)行時(shí)間有

時(shí)會(huì)等于第3種指令的執(zhí)行時(shí)間嗎？為什么？(10分)

【解】

⑴第1種指令是單字長二地址指令，RR型；

第2種指令是雙字長二地址指令，RS型；

7.若浮點(diǎn)數(shù)的IEEE-754標(biāo)準(zhǔn)存儲(chǔ)格式為(41D4C000)饞，求該浮點(diǎn)數(shù)

的十進(jìn)制值，要求給出具體過程。(10分)

【解】

將16進(jìn)制數(shù)展開后，可得二進(jìn)制數(shù)格式為

(41D4C000)16=01000001110101001100000000000000

S=0,E=10000011=131,M=101010011

指數(shù)e=E-127=131-127=(4)1。

包括隱藏位1的尾數(shù)l.M=l.101010011

于是有

x

se

=(-l)Xl,MX2=(l.101010011)X2=11010.10011=(26,59375)10

8.設(shè)有一個(gè)具有20位地址和64位字長的存儲(chǔ)器，問：

(1)該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息？

(2)如果存儲(chǔ)器由256Kx8位SRAM芯片組成，需要多少片？

(3)需要多少位地址作芯片選擇？為什么？(10分)

【解】

(1)220*64/8B=1M*8B=8MB

(2)8MB/(256K*8/8B)=8MB/256KB=32片

(3)?.?每8片芯片組成一組256K*64位的存儲(chǔ)器，每片芯片有18

位地址(對(duì)應(yīng)于256K個(gè)存儲(chǔ)單元)

...低18位地址直接接芯片的18位地址端，高2位地址通過2：4譯

碼器作芯片選擇。

9.已知x=2"°X0.11010011,y=2,00X(-0.10101101),請(qǐng)按浮點(diǎn)

運(yùn)算方法完成x+y運(yùn)算，要求給出具體過程。假設(shè)階碼3位，尾數(shù)

8位，階碼和尾數(shù)均采用雙符號(hào)位補(bǔ)碼表示，舍入處理采用0舍1入

法。(10分)

【解】

[x]浮=00010,00.11010011

[y]浮=00100,11.01010011

(1)AE=EX-Ey=-2,應(yīng)使k右移2位，E、加2,

二.[x]浮=00100,00.00110100(11)

(2)

00.00110100(11)

+11.01010011

11.10000111(11)

x+y=00100,11.10000111(11)

(3)左規(guī)

x+y=00Oil,11.00001111(10)

(4)舍入

采用0舍1入法處理，則有

11,00001111

+1

11.00010000

x+y=00Oil,11.00010000

(5)階碼符號(hào)位為00,不溢出

x+y=(00Oil,11.00010000)補(bǔ)=(00Oil,11.11110000)原=2°"

X(-0.11110000)

10.指令流水線有取指(IF)、譯碼(ID)、執(zhí)行(EX)、訪存(MEM)、

寫回寄存器堆(WB)5個(gè)過程段，共有15條指令連續(xù)輸入此流水線。

(1)畫出流水處理的時(shí)空?qǐng)D，假設(shè)時(shí)鐘周期為100ns。

(2)求流水線的實(shí)際吞吐率(單位時(shí)間里執(zhí)行完畢的指令數(shù))。(10

分)

【解】

12345678910111213141516171819T

(2)

若T取15個(gè)周期，輸入15條指令，輸出11條指令，

則吞吐率=11/(15*100ns)=11/(15*100*10"s)=7.3*10‘條

指令/秒=7.3MIPS

若T取19個(gè)周期，輸入19條指令，輸出15條指令，

則吞吐率=15/(19*100ns)=15/(19*100*10,s)=7.9*10,條

指令/秒=7.9MIPS

11.主存容量為256MB,虛存容量為2GB,則虛擬地址和物理地址

各為多少位？如頁面大小為4KB,則頁表長度是多少？(10分)

【解】

2GB=231B

虛擬地址為31位

256MB=2犯13

工物理地址為28位

頁表長度=虛存容量/頁面大小=2GB/4KB=512K

12.設(shè)有一個(gè)具有20位地址和64位字長的存儲(chǔ)器，問：

(1)該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息？

(2)如果存儲(chǔ)器由256Kx8位SRAM芯片組成，需要多少片？

(3)需要多少位地址作芯片選擇？為什么？(10分)

【解】

⑴220*64/8B=IM*8B=8MB

(2)8MB/(256K*8/8B)=8MB/256KB=32片

(3)?.?每8片芯片組成一組256K*64位的存儲(chǔ)器，每片芯片有18

位地址(對(duì)應(yīng)于256K個(gè)存儲(chǔ)單元)

...低18位地址直接接芯片的18位地址端，高2位地址通過2：4譯

碼器作芯片選擇。

13.如圖所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC

為程序計(jì)數(shù)器(具有自增功能)，M為主存(受R/W信號(hào)控制)，AR為地

A總線

B總線

址寄存器，DR為數(shù)據(jù)緩沖寄存器，ALU由+、-控制信號(hào)決定完成何種

操作，控制信號(hào)G控制的是一個(gè)門電路。另外，線上標(biāo)注有控制信號(hào),

例如Yi表示Y寄存器的輸入控制信號(hào),Rm為寄存器R.的輸出控制信號(hào),

未標(biāo)字符的線為直通線，不受控制。

取數(shù)指令"LDA(RO),R3”的含義是將(R0)為地址的主存單元的

內(nèi)容取至寄存器R3中，請(qǐng)畫出其指令周期流程圖，并列出相應(yīng)微操

作控制信號(hào)序列。(10分)

【解】

LDA(RO),R3(RO)fR3

PCo,GARi

RAV=R

DRo,G,IRi

ROo,GARi

R/W=R

DR—R3DRo,G,R3i

計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)試題模擬試卷(有答案)

一、名詞解釋

1.系統(tǒng)結(jié)構(gòu)：是對(duì)計(jì)算機(jī)系統(tǒng)中各機(jī)器級(jí)之間界面的劃分和定義，以及對(duì)各級(jí)

界面上、下的功能進(jìn)行分配。

2.SIMD：單指令流多數(shù)據(jù)流計(jì)算機(jī)系統(tǒng)。

3.資源共享

4.Cache：高速緩沖存儲(chǔ)器

5.模擬：是對(duì)真實(shí)事物或者過程的虛擬

二、選擇

1.Cache是介于CPU和（C）之間的小容量存儲(chǔ)器，能高速地向CPU提供指

令和數(shù)據(jù)，從而加快程序的執(zhí)行速度。

A.寄存器B.DRAMC.主存D.硬盤

2.并行性開發(fā)的途徑為時(shí)間重疊、資源共享和（C）等。

A.時(shí)間并行B.資源分布C.資源重復(fù)D.時(shí)間并發(fā)

3.馮?諾依曼型計(jì)算機(jī)的設(shè)計(jì)思想是（C）。

A.存儲(chǔ)數(shù)據(jù)并按地址順序執(zhí)行B.存儲(chǔ)程序并按地址逆序執(zhí)行

C.存儲(chǔ)程序并按地址順序執(zhí)行D.存儲(chǔ)程序并亂序執(zhí)行

4.在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，屬于硬件級(jí)的是（D）。

A.應(yīng)用語言級(jí)B.高級(jí)語言級(jí)C.匯編語言級(jí)D.機(jī)器語言級(jí)

5.消除流水線性能瓶頸的方法：瓶頸段細(xì)分和（B）。

A.瓶頸段串聯(lián)B.瓶頸段并聯(lián)C.瓶頸段拆分D.瓶頸段流水

三、簡答

1.試述現(xiàn)代計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)。

-5級(jí)

虛擬機(jī)器

第4級(jí)

虛擬機(jī)器

第3級(jí)

虛擬機(jī)器

第2級(jí)

虛擬機(jī)器

第1級(jí)

實(shí)際機(jī)器

第0皴

實(shí)際機(jī)器

2.試述RISC設(shè)計(jì)的基本原則和采用的技術(shù)。

?標(biāo)識(shí)符是和每?個(gè)數(shù)據(jù)相連的，合存在?個(gè)存儲(chǔ)單兀中，描述單個(gè)數(shù)據(jù)的類型特征.

?描述符是和數(shù)據(jù)分開存放的，專門用來描述所要訪問的數(shù)據(jù)是整塊數(shù)據(jù)還是單塊數(shù)據(jù)，訪

問該數(shù)據(jù)塊或數(shù)據(jù)兀素需要的地址以及其他特征信息等.

3.試述全相聯(lián)映像與直接映像的含義及區(qū)別。

直接映像：指主存的一個(gè)字塊只能映像到Cache的一個(gè)準(zhǔn)確確定的字塊中。

直接映象是一種最簡單的地址映像方式，它的地址變換速度快，而且不涉及其他

兩種映像方式中的替換策略問題。但是這種方式的塊沖突概率較高，當(dāng)稱序往返

訪問兩個(gè)相互沖突的塊中的數(shù)據(jù)時(shí)，Cache的命中率將急劇下降，因?yàn)檫@時(shí)即使

Cache中有其他空閑塊，也因?yàn)楣潭ǖ牡刂酚诚耜P(guān)系而無法應(yīng)用。

全相聯(lián)映像：指主存的一個(gè)字塊可以映像到整個(gè)Cache的任何一個(gè)字塊中。

這種方式只有當(dāng)Cache中的塊全部裝滿后才會(huì)出現(xiàn)塊沖突，所以塊沖突的概率低,

可達(dá)到很高的Cache命中率；但實(shí)現(xiàn)很復(fù)雜。當(dāng)訪問一個(gè)塊中的數(shù)據(jù)時(shí)，塊地址

要與Cache塊表中的所有地址標(biāo)記進(jìn)行比較已確定是否命中。在數(shù)據(jù)塊調(diào)入時(shí)存

在著一個(gè)比較復(fù)雜的替換問題，即決定將數(shù)據(jù)塊調(diào)入Cache中什么位置，將Cache

中那一塊數(shù)據(jù)調(diào)出主存。為了達(dá)到較高的速度，全部比較和替換都要用硬件實(shí)現(xiàn)。

四、論述

CPU寫Cache時(shí)內(nèi)容不一致現(xiàn)象，有那兩種解決方法？各自的優(yōu)缺點(diǎn)是什么？

【解】

有兩種方法：

寫回法（抵觸修改法）：是在CPU執(zhí)行寫操作時(shí)，信息只寫入Cache,僅當(dāng)

需要被替換時(shí)，才將已被寫入過的Cache塊先送回主存，然后再調(diào)入新塊。

寫直達(dá)法（直達(dá)法）：利用Cache-主存存儲(chǔ)層次在處理機(jī)和主存之間的直接

通路，每當(dāng)處理機(jī)寫入Cache的同時(shí)，也通過此通路直接寫入主存。

在可靠性上，寫直達(dá)法優(yōu)于寫回法；在與主存的通信量上，寫回法少于寫直

達(dá)法；在控制的復(fù)雜性上，寫直達(dá)法比寫回法簡單；在硬件實(shí)現(xiàn)的代價(jià)上，寫回

法要比寫直達(dá)法好。

五、計(jì)算

某模型機(jī)由8條指令，使用頻度為

0.30.30.20.10.050.020.020.01

試分別用Huffmann編碼和擴(kuò)展編碼對(duì)其操作碼進(jìn)行編碼，限定擴(kuò)展編碼只能

做兩種長度，則它們的編碼長度比定長操作碼的長度減少多少？

【解】

頻度Huffman長度擴(kuò)展長度

110.3002002

120.3012012

130.2102102

140.11103110005

150.0511104110015

160.02111105110105

170.021111106110115

180.01nun6111005

定長編碼長度：3

Huffman長度:(0.3+0.3+0.2)*2+0.1*3+0.05*4+0.02*5+0.02*6+0.01*6=2.38

長度減少3-2.38=0.62

擴(kuò)展編碼長度：(0.3+0.3+0.2)*2+(0.1+0.05+0.02+0.02+0.01)*5=2.6

長度減少3-2.6=0.4

模擬試卷2

一、名詞解釋

1.系統(tǒng)結(jié)構(gòu)：指系統(tǒng)內(nèi)部各組成要素之間的相互聯(lián)系、相互作用的方式或秩序,

即各要素在時(shí)間或空間上排列和組合的具體形式。

2.RISC:精簡指令系統(tǒng)計(jì)算機(jī)，只采用使用頻度高、簡單、執(zhí)行速度快的指令類型。

3.并行性：把解題中具有可以同時(shí)進(jìn)行運(yùn)算或操作的特性，

4.實(shí)頁沖突：發(fā)生兩個(gè)以上的虛頁想要進(jìn)入主存中同一個(gè)頁面位置的現(xiàn)象。

5.仿真：用模型來代替實(shí)物進(jìn)行研究、試驗(yàn)的方法

二、選擇

1.Cache是介于CPU和（C）之間的小容量存儲(chǔ)器，能高速地向CPU提供指

令和數(shù)據(jù)，從而加快程序的執(zhí)行速度。

A.寄存器B.DRAMC.主存D.硬盤

2.并行性開發(fā)的途徑為時(shí)間重疊、（C）和資源共享等。

A.時(shí)間并行B.資源分布C.資源重復(fù)D.時(shí)間并發(fā)

3.RISC的三個(gè)基本要素是：（1）一個(gè)有限的簡單的指令集；（2）CPU配備大量的

（B）；（3）強(qiáng)調(diào)對(duì)指令流水線的優(yōu)化。

A.專用寄存器B.通用寄存器C.CacheD.內(nèi)存

4.馮?諾依曼型計(jì)算機(jī)的設(shè)計(jì)思想是存儲(chǔ)程序并按地址順序執(zhí)行，它的主要組

成部分包括：運(yùn)算器、（B）、控制器適配器與I/O設(shè)備。

A.寄存器B.存儲(chǔ)器C.緩沖器D.譯碼器

5.指令格式中的（A）字段，用來表征指令的操作特性與功能。

A.操作碼B.指令字C.數(shù)據(jù)字D.地址碼

三、簡答

1.試述現(xiàn)代計(jì)算機(jī)系統(tǒng)的多級(jí)層次結(jié)構(gòu)。

第5級(jí)

虛擬機(jī)器

第4皴

虛擬機(jī)器

第3級(jí)

虛擬機(jī)器

第2級(jí)

虛擬機(jī)器

第1級(jí)

實(shí)際機(jī)器

第。級(jí)

2.試述陣列處理機(jī)與多處理機(jī)的區(qū)別。

結(jié)構(gòu)方面：陣列處理機(jī)的互連較規(guī)整，有一定專用性，互連的處理

單元數(shù)量大；多處理機(jī)要采用更靈活多變的結(jié)構(gòu)，實(shí)現(xiàn)復(fù)雜的互連模式，互

連的處理機(jī)數(shù)量少。

并行性方面：陣列處理機(jī)是操作級(jí)并行，是并行性的同時(shí)性；多處

理機(jī)是作業(yè)、程序、任務(wù)級(jí)的并行，同時(shí)包含指令內(nèi)部操作間的并行，是并

行性的并發(fā)性。

3.試述分頁式虛擬存儲(chǔ)器與分段式虛擬存儲(chǔ)器的含義和區(qū)別。

頁式管理：頁式虛擬存儲(chǔ)器把虛擬地址空間劃分成一個(gè)個(gè)固定大小的

塊,每塊稱為一頁，把主存儲(chǔ)器的地址空間也按虛擬地址空間同樣的大小劃分

為頁。頁是一種邏輯上的劃分，它可以由系統(tǒng)軟件任意指定。虛擬地址空間

中的頁稱為虛頁，主存地址空間中的頁稱為實(shí)頁。每個(gè)用戶使用一個(gè)基址寄

存器（在CPU內(nèi)），通過用戶號(hào)U可以直接找到與這個(gè)用戶程序相對(duì)應(yīng)的

基址寄存器，從這個(gè)基址寄存器中讀出頁表起始地址。訪問這個(gè)頁表地址，

把得到的主存頁號(hào)P與虛地址中的頁內(nèi)偏移直接拼接起來得到主存實(shí)地址。

地址映象：是將每個(gè)虛存單元按某種規(guī)則（算法）裝入（定位于）實(shí)存，即

建立多用戶虛地址Ns與實(shí)存地址叩之間的對(duì)應(yīng)關(guān)系。地址變換：是程序按

照這種映象關(guān)系裝入實(shí)存后，在執(zhí)行時(shí)，多用戶虛地址Ns如何變換成對(duì)應(yīng)

的是地址npo頁面爭用（實(shí)頁沖突）：發(fā)生兩個(gè)以上的虛頁想要進(jìn)入主存中

同一個(gè)頁面位置的現(xiàn)象。1.試推導(dǎo)并行主存的主存頻寬與模體數(shù)、轉(zhuǎn)移概率

的關(guān)系表達(dá)式。

段式管理：段為程序的邏輯單位段表，本身也是段，常駐內(nèi)存，也可

以在輔存，需要時(shí)調(diào)入主存-段表結(jié)構(gòu)：段名、地址、裝入位、段長、訪

問方式。-段表基址寄存器：指明段表的啟始地址。地址映象方法：每個(gè)程

序段都從0地址開始編址，長度可長可短，可以在程序執(zhí)行過程中動(dòng)態(tài)改變

程序段的長度。地址變換方法：-由用戶號(hào)找到基址寄存器-從基址寄

存器中讀出段表的起始地址-把起始地址與多用戶虛地址中段號(hào)相加得到

段表地址段分段與分頁的主要區(qū)別-頁是信息的物理單位，段是信息的邏

輯單位；-頁的大小固定，段的大小動(dòng)態(tài)變化；-分頁系統(tǒng)中的邏輯地址

空間是一維的，分段系統(tǒng)中的是二維的。-分頁系統(tǒng)中不易實(shí)現(xiàn)“共享”和

“動(dòng)態(tài)鏈接”，分段則很容易-表中給出的起始地址與段內(nèi)偏移D相加

就能得到主存實(shí)地址

四、論述

地址映像有三種方式？各自是什么并畫圖表示。

【解】

全相聯(lián)映像；直接相聯(lián)；組相聯(lián)。

全相聯(lián)映像：主存中的任意一塊都可以映象到Cache中的任意一塊。沖突概

率低；空間利用率高；地址變換復(fù)雜。

全相聯(lián)映象方式

直接相聯(lián)：主存中一塊只能映象到Cache的一個(gè)特定的塊中。硬件簡單，沖

突概率高，出現(xiàn)大量空閑塊，很少使用。

直接相聯(lián)映象方式

主存儲(chǔ)器

組相聯(lián)地址映像：各組之間是直接映象，組內(nèi)各塊間是全相聯(lián)映象。塊的沖

突概率比較低，塊的利用率大幅度提高，塊失效率明顯降低。

五、計(jì)算

設(shè)某個(gè)程序包含5個(gè)虛頁，實(shí)頁數(shù)為3,其頁地址流為4,5,3,2,5,1,3,

2,2,5,1,3。試畫出FIFO、LRU、OPT替換算法的時(shí)間狀態(tài)圖，寫出各自的

命中率。

【解】

453251322513

FIFO444*